[發(fā)明專利]高性能互連相干協(xié)議

有效

• 申請?zhí)枺?/td>: 201710038234.9
• 申請日: 2013-03-15
• 公開（公告）號: CN106815151B
• 公開（公告）日: 2021-04-20
• 發(fā)明（設計）人: R·G·布朗肯希普;B·法西姆;R·比爾斯;Y-C·劉;V·基塔;H·H·胡姆;J·維利
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/0813
• 分類號: G06F12/0813;G06F12/0815;G06F13/40;G06F13/42;H04L12/933
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 黃嵩泉

本發(fā)明涉及高性能互連相干協(xié)議。接收一請求，該請求引用第一代理且請求特定存儲器行在獨占狀態(tài)中被高速緩存。監(jiān)聽請求被發(fā)送指向一個或多個其他代理。接收到引用第二代理的監(jiān)聽響應，監(jiān)聽響應包括將對應于特定存儲器行的已修改高速緩存行寫回至存儲器。發(fā)送完成以定址至第一代理，其中完成包括基于寫回的特定存儲器行的數據。

本申請是申請日為2013年3月15日申請?zhí)枮榈?01380016955.X號發(fā)明名稱為“高性能互連相干協(xié)議”的中國專利申請的分案申請。

技術

本公開案一般涉及計算機開發(fā)領域，尤其涉及包括協(xié)調相互依賴的受約束系統(tǒng)的軟件開發(fā)。

背景

半導體處理和邏輯設計中的進展允許增加集成電路器件上存在的邏輯的數量。計算機系統(tǒng)配置必然已經從系統(tǒng)中的單個或多個集成電路演進為個別集成電路上存在的多核、多硬件線程及多邏輯處理器，以及這種處理器內集成的其他接口。處理器或集成電路一般包括單個物理處理器模，其中處理器模可包括任何數量的核、硬件線程、邏輯處理器、接口、存儲器、控制器中樞等。

作為在較小的封裝包內適配更多處理能力的較高能力的結果，較小的計算設備越來越流行。智能電話、平板電腦、超薄筆記本電腦及其他用戶設備呈指數型增長。然而，這些較小設備依賴于服務器來進行數據存儲以及超出規(guī)格的復雜處理。因而，也增加了對高性能計算市場(即，服務器空間)的需求。例如，在現代服務器中，一般不僅存在具有多個核的單個處理器，也存在多個物理處理器(也稱為多個插槽(socket))來提高計算能力。但隨著處理能力隨著計算系統(tǒng)中設備數量而增長，插槽及其他設備間的通信變得更為關鍵。

實際上，互連已經從主要處理電子通信的較傳統(tǒng)的多點總線增長為便于快速通信的全面互連基礎結構。不幸的是，由于存在對將來處理器以甚至更高速率進行消耗的需求，對現有互連基礎結構的能力也存在相應的需求。

附圖簡述

圖1示出按照一實施例的系統(tǒng)的簡化框圖，該系統(tǒng)包括一系列點對點互連以連接計算機系統(tǒng)中的多個I/O設備；

圖2示出按照一實施例的分層協(xié)議棧的簡化框圖；

圖3示出事務描述符的實施例。

圖4示出串行點對點鏈路的實施例。

圖5示出潛在的高性能互連(HPI)系統(tǒng)配置的多個實施例。

圖6示出與HPI相關聯(lián)的分層協(xié)議棧的實施例。

圖7示出示例相干協(xié)議沖突管理的流程圖。

圖8示出另一示例相干協(xié)議沖突管理的流程圖。

圖9示出另一示例相干協(xié)議沖突管理的流程圖。

圖10示出具有到存儲器的寫回的示例監(jiān)聽響應的流程圖。

圖11示出具有到存儲器的寫回的監(jiān)聽響應的另一示例的流程圖。

圖12示出示例寫回沖刷操作的流程圖。

圖13示出到存儲器的示例寫回的流程圖。

圖14示出示例存儲器控制器沖刷操作的流程圖。

圖15－17示出示例協(xié)議狀態(tài)表的表示。

圖18示出協(xié)議狀態(tài)表的示例嵌套的表示。

圖19示出由示例測試引擎使用一組協(xié)議狀態(tài)表的表示。

圖20示出由示例測試引擎使用一組協(xié)議狀態(tài)表的表示。

圖21示出包括多核處理器的計算系統(tǒng)的框圖的實施例。

各附圖中的相同附圖標記和名稱表示相同的元件。