[發(fā)明專利]一種基于DSP的SOC低功耗控制方案

在審

• 申請?zhí)枺?/td>: 201710036028.4
• 申請日: 2017-01-18
• 公開（公告）號: CN106708246A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設(shè)計）人: 萬上宏;葉媲舟;涂柏生
• 申請（專利權(quán)）人: 深圳市博巨興實業(yè)發(fā)展有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 深圳力拓知識產(chǎn)權(quán)代理有限公司44313
• 代理人: 李偉

技術(shù)領(lǐng)域

本發(fā)明涉及DSP技術(shù)領(lǐng)域，具體是一種基于DSP的SOC低功耗控制方案。

背景技術(shù)

數(shù)字信號處理，簡稱DSP，是面向電子信息學(xué)科的專業(yè)基礎(chǔ)課，它的基本概念、基本分析方法已經(jīng)滲透到了信息與通信工程，電路與系統(tǒng)，集成電路工程，生物醫(yī)學(xué)工程，物理電子學(xué)，導(dǎo)航、制導(dǎo)與控制，電磁場與微波技術(shù)，水聲工程，電氣工程，動力工程，航空工程，環(huán)境工程等領(lǐng)域。

現(xiàn)有的DSP芯片在使用時其普遍存在功耗較大的問題，阻礙了其使用范圍，因此有待于改進。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種速度標(biāo)尺調(diào)節(jié)方法及裝置，以解決上述背景技術(shù)中提出的問題。

為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種基于DSP的SOC低功耗控制方案，包括DSP內(nèi)核、電壓域轉(zhuǎn)換模塊、MCU內(nèi)核、可編程電壓調(diào)節(jié)單元、電源模塊、時鐘單元和可編程時鐘單元，所述DSP內(nèi)核分別連接可編程電壓調(diào)節(jié)單元、電壓域轉(zhuǎn)換模塊和可編程時鐘單元，電壓域轉(zhuǎn)換模塊還連接MCU內(nèi)核，MCU內(nèi)核還分別連接電源模塊、時鐘單元、可編程電壓調(diào)節(jié)單元和可編程時鐘單元。

作為本發(fā)明的進一步技術(shù)方案：所述電源模塊還連接可編程電壓調(diào)節(jié)單元。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明通過SOC內(nèi)部的MCU內(nèi)核可以控制高性能DSP的工作電壓以及工作時鐘頻率。在DSP處于對頻率要求不高的應(yīng)用階段，通過同時降低DSP的工作電壓以及工作時鐘頻率，可以大大降低SOC的功耗。因為對于典型的應(yīng)用，高性能DSP一般只在很小的時間比例中需要高性能，而在其余的大多數(shù)時間里面，只需要使用低性能、低功耗的處理就足夠了，所以本方案具有非常強的實用性。本方案可以使SOC能夠適用于對功耗要求較高的場合。在DSP處于對頻率要求較高的應(yīng)用階段，通過同時提高DSP的工作電壓以及工作時鐘頻率，又可以使DSP獲得高性能，使其能夠處理復(fù)雜的運算任務(wù)。

附圖說明：

圖1為本發(fā)明的整體方框圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1，一種基于DSP的SOC低功耗控制方案，包括DSP內(nèi)核、電壓域轉(zhuǎn)換模塊、MCU內(nèi)核、可編程電壓調(diào)節(jié)單元、電源模塊、時鐘單元和可編程時鐘單元，所述DSP內(nèi)核分別連接可編程電壓調(diào)節(jié)單元、電壓域轉(zhuǎn)換模塊和可編程時鐘單元，電壓域轉(zhuǎn)換模塊還連接MCU內(nèi)核，MCU內(nèi)核還分別連接電源模塊、時鐘單元、可編程電壓調(diào)節(jié)單元和可編程時鐘單元。

電源模塊還連接可編程電壓調(diào)節(jié)單元。

本發(fā)明的工作原理是：SOC內(nèi)部包括電源模塊（POWER）、可編程電壓調(diào)節(jié)單元（PVCC）、可編程時鐘單元（PCKM）、時鐘單元（CKM）、DSP核（DSP）、MCU內(nèi)核（MCU）、以及電壓域轉(zhuǎn)換模塊（PDSW）等組成部分。

SOC外部供電至SOC，然后在SOC內(nèi)部會產(chǎn)生兩個供電電壓。其中，一個供電電壓為MCU內(nèi)核（MCU）及相關(guān)邏輯供電，稱之為MCU電壓域。另一個供電電壓為DSP核（DSP）及相關(guān)邏輯供電，稱之為高性能DSP電壓域。

時鐘單元（CKM）負責(zé)產(chǎn)生MCU內(nèi)核工作時鐘clk_mcu。可編程時鐘單元（PCKM）可以通過其編程控制端口控制其輸出端的時鐘頻率clk_dsp，輸出的時鐘用作DSP核的工作時鐘。在MCU內(nèi)核與DSP的邏輯分別由不同的電壓域來供電，當(dāng)他們之間需要進行控制信息、數(shù)據(jù)交互時，需要由電壓域轉(zhuǎn)換模塊（PDSW）對MCU電壓域信息與DSP電壓域信息之間進行轉(zhuǎn)換。

在本方案中，當(dāng)SOC工作時，MCU內(nèi)核負責(zé)處理實時的任務(wù)，高性能DSP負責(zé)處理需要進行大量數(shù)據(jù)運算處理任務(wù)。由于MCU內(nèi)核負責(zé)處理實時的任務(wù)需要比較準(zhǔn)確的定時，所以應(yīng)用中不適合將MCU內(nèi)核的工作電壓降低，否則將會影響其時鐘的頻率的準(zhǔn)確性，從而影響定時任務(wù)的準(zhǔn)確性。

在SOC工作時，MCU內(nèi)核（MCU）輸出的供電控制信號（v1c）輸出至可編程電壓調(diào)節(jié)單元（PVCC）的編程控制端口，通過控制可編程電壓調(diào)節(jié)單元（PVCC）的輸出供電電壓V1_A，可以控制DSP核（DSP）的供電電壓。MCU內(nèi)核（MCU）輸出的時鐘控制信號（ck_ctrl）輸出至可編程時鐘單元（PCKM）的編程控制端口，通過控制可編程時鐘單元（PCKM）的輸出時鐘頻率，可以控制DSP核（DSP）的工作時鐘頻率。在應(yīng)用中，當(dāng)高性能DSP在對頻率要求不高的應(yīng)用階段里，MCU內(nèi)核（MCU）輸出的供電控制信號（v1c）輸入至可編程電壓調(diào)節(jié)單元（PVCC）的編程控制端口，降低高性能DSP的供電電壓。同時，MCU內(nèi)核（MCU）輸出的時鐘控制信號（ck_ctrl）可以通過可編程時鐘單元（PCKM）降低其輸出時鐘clk_dsp的時鐘頻率。高性能DSP在對頻率要求不高的應(yīng)用階段時，由于其工作時鐘以及工作電壓同時被降低，使得其功耗能夠被大大地降低。當(dāng)高性能DSP需要處理復(fù)雜任務(wù)時，即其處于對頻率要求較高的應(yīng)用階段時，MCU內(nèi)核（MCU）可以通過供電控制信號（v1c）提高可編程電壓調(diào)節(jié)單元（PVCC）的輸出電壓。同時，MCU內(nèi)核（MCU）通過時鐘控制信號（ck_ctrl）提高可編程時鐘單元（PCKM）的輸出時鐘clk_dsp的時鐘頻率。使高性能DSP能夠高速運行，甚至是全速運行。而對于典型的應(yīng)用，高性能DSP一般只在很小的時間比例中需要高性能，而在其余的大多數(shù)時間里面，只需要使用低性能、低功耗的處理就足夠了。所以在高性能DSP不需要全速運行時，可以通過降低其頻率來達到降低功耗的目的。使用CMOS工節(jié)的高性能DSP的最大頻率與供電電壓相關(guān)，所以在低頻時處理器可以工作在低供電電壓下。因為功耗與供電電壓的平方成正比，所以降低供電電壓將非常有效地降低SOC的功耗。