[發明專利]半導體器件及其制造方法

在審

• 申請號: 201710031229.5
• 申請日: 2017-01-17
• 公開（公告）號: CN107393841A
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 袁景濱;余振華;陳明發
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L25/065
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,李偉

技術領域

本發明實施例涉及半導體器件及其制造方法。

背景技術

半導體器件用于諸如個人電腦、手機、數碼相機和其它電子設備的各種電子應用中。半導體工業通過不斷減小最小部件尺寸持續地改進各個電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許更多的組件集成至給定的區域。由于近來對小型化、更高的速度和更大的帶寬以及較低的功耗和延遲的需求的產生，需要針對半導體管芯的更小和更富創造性的封裝技術。

隨著半導體技術的進一步進步，堆疊半導體器件(例如，三維集成電路(3DIC))成為進一步減小半導體器件的物理尺寸的有效替代。在堆疊式半導體器件中，在不同半導體晶圓上制造諸如邏輯、存儲器、處理器電路等的有源電路。兩個或更多的半導體晶圓可以安裝或堆疊在彼此的頂部上以進一步降低半導體器件的形狀因數。

可以通過合適的接合技術將兩個半導體晶圓和/或管芯接合在一起。通常使用的接合技術包括直接接合、化學激活接合、等離子體激活接合、陽極接合、共熔接合、玻璃漿料接合、粘合接合、熱壓接合、反應接合等。可以在堆疊半導體晶圓之間提供電連接。堆疊半導體器件可以提供具有更小的形成因子更高的密度并且允許增加的性能和降低功耗。

發明內容

根據本發明的一個實施例，提供了一種半導體器件，包括：第一集成電路管芯；第二集成電路管芯，連接至所述第一集成電路管芯的；貫通孔，連接在所述第一集成電路管芯的第一導電部件和所述第二集成電路管芯的第二導電部件之間；以及導電屏蔽物，圍繞所述貫通孔的部分設置。

根據本發明的另一實施例，還提供了一種制造器件的方法，所述方法包括：將第一半導體器件連接至第二半導體器件，其中，所述第一半導體器件包括連接至所述第一半導體器件的襯底的導電屏蔽物；在所述第一半導體器件和所述第二半導體器件中并且接近所述第一半導體器件的所述導電屏蔽物形成孔；以及用導電材料填充位于所述第一半導體器件和所述第二半導體器件中的所述孔以形成貫通孔。

根據本發明的又一實施例，還提供了一種制造器件的方法，所述方法包括：將第一半導體器件連接至第二半導體器件；其中，所述第一半導體器件包括第一襯底、設置在所述第一襯底上方的第一導電部件、設置在所述第一導電部件上方的第一絕緣材料層以及連接至所述第一襯底并接近所述第一導電部件的導電屏蔽物；其中，所述第二半導體器件包括第二襯底、設置在所述第二襯底上方的第二導電部件以及設置在所述第二導電部件上方的第二絕緣材料層；其中，將所述第一半導體器件連接至所述第二半導體器件包括將所述第二絕緣材料層連接至所述第一絕緣材料層；在所述第二半導體器件的部分和所述第一半導體器件中形成孔；在所述孔中形成襯墊；去除所述襯墊的部分；以及用導電材料填充位于所述第一半導體器件和所述第二半導體器件中的所述孔以形成連接在所述第一導電部件和所述第二導電部件之間的貫通孔。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應當注意，根據工業中的標準實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1和圖2是根據本發明的一些實施例的接合在一起的半導體器件的截面圖。

圖3至圖7以及圖10至圖15示出了處于各個階段的制造工藝的截面圖，其中，根據一些實施例，圖1和圖2中所示的半導體器件接合在一起并且在兩個半導體器件的導電部件之間形成貫通孔。

圖8和圖9是根據一些實施例的圖7中所示的半導體器件的頂視圖。

圖16至圖18是根據一些實施例的接合在一起的半導體器件的透視圖。

圖19是根據本發明的一些實施例的示出了半導體器件的制造方法的流程圖。

具體實施方式

下列公開提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面將描述元件和布置的特定實例以簡化本發明。當然這些僅僅是實例并不旨在限定本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括在第一部件和第二部件之間形成額外的部件使得第一部件和第二部件可以不直接接觸的實施例。而且，本發明在各個實例中可重復參考數字和/或字母。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。