[發明專利]一種電平轉換電路

在審

• 申請號: 201710030675.4
• 申請日: 2017-01-16
• 公開（公告）號: CN108322210A
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 楊家奇;郭俊濤;黃正乙
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種電平轉換電路，其特征在于，包括：

鎖存單元，接收來自第一電源域的第一數字信號，對所述第一數字信號進行鎖存以得到鎖存信號，所述鎖存單元由第二電源域的電源電壓供電；

電平轉換單元，接收所述鎖存信號，適于對所述鎖存信號進行電平轉換以輸出第二電源域的第二數字信號，所述電平轉換單元由所述第二電源域的電源電壓供電。

2.根據權利要求1所述的電平轉換電路，其特征在于，所述第二電源域的電源電壓高于所述第一電源域的電源電壓。

3.根據權利要求2所述的電平轉換電路，其特征在于，所述鎖存單元包括：

第一反相器，其輸入端接收所述第一數字信號，其輸出端輸出所述鎖存信號；

第二反相器，其輸入端耦接所述第一反相器的輸出端，其輸出端耦接所述第一反相器的輸入端；

其中，所述第一反相器和第二反相器由所述第二電源域的電源電壓供電。

4.根據權利要求3所述的電平轉換電路，其特征在于，所述鎖存單元還包括：第一壓降單元，適于對所述第二電源域的電源電壓進行降壓以得到第一降壓電源電壓，所述第一降壓電源電壓用于對所述第一反相器和第二反相器供電。

5.根據權利要求4所述的電平轉換電路，其特征在于，所述第一壓降單元包括：

第一PMOS管，其源極接入所述第二電源域的電源電壓，其柵極耦接其漏極；

第二PMOS管，其柵極耦接其漏極并輸出所述第一降壓電源電壓，所述第二PMOS管的源極耦接所述第一PMOS管的漏極。

6.根據權利要求2所述的電平轉換電路，其特征在于，所述電平轉換單元包括：

第三反相器，其輸入端接收所述鎖存信號；

第一開關，適于在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端耦接所述第三反相器的輸出端，所述第一開關的第一端接地；

第二開關，適于在其控制端為邏輯高電平時導通，在其控制端為邏輯低電平時關斷，其控制端接收所述鎖存信號，所述第二開關的第一端接地；

第三開關，適于在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端耦接所述第二開關的第二端，所述第三開關的第一端耦接所述第一開關的第一端，所述第三開關的第二端接收所述第二電源域的電源電壓；

第四開關，適于在其控制端為邏輯低電平時導通，在其控制端為邏輯高電平時關斷，其控制端耦接所述第一開關的第二端，所述第四開關的第一端耦接所述第二開關的第一端，所述第四開關的第二端接收所述第二電源域的電源電壓。

7.根據權利要求6所述的電平轉換電路，其特征在于，所述電平轉換單元還包括：第二壓降單元，適于對所述第二電源域的電源電壓進行降壓以得到第二降壓電源電壓，所述第二降壓電源電壓用于對所述第三反相器供電。

8.根據權利要求7所述的電平轉換電路，其特征在于，所述第二壓降單元包括：

第三PMOS管，其源極接入所述第二電源域的電源電壓，其柵極耦接其漏極；

第四PMOS管，其柵極耦接其漏極并輸出所述第二降壓電源電壓，所述第四PMOS管的源極耦接所述第三PMOS管的漏極。

9.根據權利要求2至8任一項所述的電平轉換電路，其特征在于，還包括：

信號檢測單元，其輸入端接收所述第一數字信號，其控制端接收所述第一電源域的電源電壓，當所述信號檢測單元的控制端接收到所述第一電源域的電源電壓時，所述信號檢測單元的輸出端傳輸所述第一數字信號至所述鎖存單元，當所述信號檢測單元的控制端未接收到所述第一電源域的電源電壓時，所述信號檢測單元的輸出端關斷對所述第一數字信號的傳輸。

10.根據權利要求9所述的電平轉換電路，其特征在于，所述信號檢測單元包括：

第五開關，適于在其控制端接收到所述第一電源域的電源電壓時導通，在其控制端未接收到所述第一電源域的電源電壓時關斷，所述第五開關的控制端耦接所述信號檢測單元的控制端，所述第五開關的第一端耦接所述信號檢測單元的輸入端，所述第五開關的第二端耦接所述信號檢測單元的輸出端。