[發明專利]基于文件壓縮及非接觸式的FPGA動態配置方法

在審

• 申請號: 201710030226.X
• 申請日: 2017-01-17
• 公開（公告）號: CN106843955A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 王海;宮璐涯;劉巖;秦紅波;趙偉;張敏
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 陜西電子工業專利中心61205
• 代理人: 韋全生,王品華

技術領域

本發明屬于數字信號處理領域，涉及一種FPGA動態配置方法，特別涉及一種基于文件壓縮及非接觸式的FPGA動態配置方法，可用于通信、圖像處理、能源交通等領域。

背景技術

FPGA(Field Programmable Gate Array)即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

FPGA是一種可編程使用的信號處理器件，用戶可通過改變配置信息對其功能進行定義，以滿足設計需求。與傳統數字電路系統相比，FPGA具有可編程、高集成度、高速和高可靠性等優點，通過配置器件內部的邏輯功能和輸入、輸出端口，將原來電路板級的設計放在芯片中進行，提高了電路性能，降低了印刷電路板設計的工作量和難度，有效提高了設計的靈活性和效率。可編程技術是FPGA的核心，采用不同類型的存儲器實現可編程功能對FPGA器件的結構和性能有著巨大的影響，可編程技術主要分為3種。第一種是基于SRAM的編程技術，由于SRAM是易失性存儲器，掉電后內部數據丟失，每次上電后必須重新配置，這樣在正式使用時特別不方便，所以一般只在調試時使用；第二種是反熔絲編程技術，掉電后程序不會丟失，不過反熔絲技術只能一次性編程，無法重復編程，而且編程后器件良品率低，加上成本很高，所以一般只用于軍工航天領域；第三種是FLASH編程技術，與以上兩種編程技術相比，FLASH編程結合了非易失性和可重復編程的特點，上電后可自動配置FPGA，由于其適用于大多數情況，所以成為當下的主流配置方式。靜態配置是指一次配置成功后，若想改變整個電路功能，必須斷電后重新上電，下載新的配置文件，功能才能改變。動態配置是指在不需要斷電的情況下，靈活改變FPGA的配置文件。隨著通信系統的復雜化和功能多樣化，很多系統需要在不同時刻實現不同的功能，靜態配置已經不能滿足要求，多數場合需要FPGA能夠支持在線動態配置，從而動態的改變整個電路的功能。

目前對FPGA進行動態配置主要有以下幾種方法：

第一種，用DSP芯片模擬FPGA配置時序，對FPGA進行動態配置。例如中國專利申請，授權公告號為CN102521065B，公開了一種FPGA動態加載配置文件的方法，將FPGA的Hardwarerst端口與PROG_B端口等電壓連接，所述Hardwarerst端口為FPGA的一個閑置的I/O端口，所述PROG_B端口的電平狀態決定FPGA是否重新加載配置文件；DSP通過控制所述Hardwarerst端口的輸出信號來控制PROG_B端口的狀態，在平臺上電時，DSP控制FPGA加載配置文件，并控制FPGA進行自檢，并根據FPGA的自檢結果一旦發現FPGA工作異常則控制FPGA重新加載配置文件。此方法雖然可以實現FPGA的動態配置，不過需要用DSP做輔助處理，硬件實現復雜，成本高，而且配置文件未經過壓縮，配置速率低。

第二種，用CPLD芯片模擬FPGA配置時序，對FPGA進行動態配置。例如2013年陳曦在通信技術2012年03期中題為“一種可靠的FPGA動態配置方法及實現”，提出一種基于CPU+CPLD的可靠的FPGA動態加載方法，其中CPU用于完成配置過程的控制，程序的加解密存儲和讀取，同時根據應用環境選擇相應的FPGA程序。CPLD用于完成對FPGA的被動加載接口時序，同時完成對FPGA和DSP的看門狗功能。此方法雖然也可以實現動態配置，但是同樣需要CPLD來模擬FPGA加載時序，硬件實現復雜，成本高，而且需要將FPGA板卡與CPU通過網線連接，靈活性差，也不適用于一些FPGA所在設備需要密封的場合。

可見現有的動態配置技術都有硬件復雜度高、配置速率低、靈活性差等缺陷，并且在正式使用中，很多測試設備都是被封裝起來，設備的蓋板不能輕易打開或移除，傳統的方法必須打開設備或者通過與設備存在硬件連接，這樣就存在很多不便。因此，找到一種基于文件壓縮及非接觸式的FPGA動態配置方法顯得尤為重要。

發明內容

本發明的目的在于克服上述現有技術存在的缺陷，提出了一種基于文件壓縮及非接觸式的FPGA動態配置方法，用于解決現有動態配置中存在的硬件復雜度高、配置速度低和靈活性差的技術問題。

為了實現上述目的，本發明采取的技術方案為：

基于文件壓縮及非接觸式的FPGA動態配置方法，包括以下步驟：