[發(fā)明專利]用于異構計算系統(tǒng)中的工作竊取的方法和設備

有效

• 申請?zhí)枺?/td>: 201710028738.2
• 申請日: 2013-03-15
• 公開（公告）號: CN107092573B
• 公開（公告）日: 2023-04-18
• 發(fā)明（設計）人: R·白里克;S·A·赫哈特;J·斯里拉姆;T·施佩斯曼;R·L·哈德森
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F9/50
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 李嘯;陳璟峰

1.一種異構計算機系統(tǒng)，包括：

第一處理器，其中所述第一處理器包括通用處理器；

與所述第一處理器不同的第二處理器，其中所述第二處理器是數字信號處理器（DSP）；

存儲器，其由所述第一處理器和所述第二處理器共享；以及

多個工作隊列，存儲在所述存儲器中以用于存儲將在所述第一和第二處理器處理的任務，其中所述多個隊列包括第一隊列集合和第二隊列集合，所述第一隊列集合用于對所述第一處理器的任務進行排隊，所述第二隊列集合用于對所述第二處理器的任務進行排隊；以及

工作竊取器邏輯，用于從所述第一隊列集合竊取第一任務以便在所述第二處理器進行處理，以及從所述第二隊列集合竊取第二任務以便在所述第一處理器進行處理，其中所述工作竊取器邏輯從所述第二隊列集合的第一隊列竊取任務以便在所述第一處理器進行處理而無需同時從所述第一隊列集合竊取所述第一任務以便在所述第二處理器進行處理，以及

存儲器控制器，其耦合到所述第一處理器和所述第二處理器以便控制對所述存儲器的訪問，

其中所述第一處理器、所述第二處理器、所述多個工作隊列以及所述工作竊取器邏輯安裝在集成電路上。

2.如權利要求1所述的系統(tǒng)，其中所述存儲器包括動態(tài)隨機存取存儲器（DRAM）。

3.一種集成電路IC，包括：

第一處理器，其中所述第一處理器包括通用處理器；

與所述第一處理器不同的第二處理器，其中所述第二處理器是數字信號處理器（DSP）；

存儲器，其由所述第一處理器和所述第二處理器共享；以及

多個工作隊列，存儲在所述存儲器中以用于存儲將在所述第一和第二處理器處理的任務，其中所述多個隊列包括第一隊列集合和第二隊列集合，所述第一隊列集合用于對所述第一處理器的任務進行排隊，所述第二隊列集合用于對所述第二處理器的任務進行排隊；以及

工作竊取器邏輯，用于從所述第一隊列集合竊取第一任務以便在所述第二處理器進行處理，以及從所述第二隊列集合竊取第二任務以便在所述第一處理器進行處理，其中所述工作竊取器邏輯從所述第二隊列集合的第一隊列竊取任務以便在所述第一處理器進行處理而無需同時從所述第一隊列集合竊取所述第一任務以便在所述第二處理器進行處理，以及

存儲器控制器，其耦合到所述第一處理器和所述第二處理器以便控制對所述存儲器的訪問。

4.如權利要求3所述的IC，其中所述存儲器包括動態(tài)隨機存取存儲器（DRAM）。

5.一種處理方法，包括：

在第一處理器和第二處理器共享的存儲器中存儲多個工作隊列來存儲要在第一處理器和第二處理器進行處理的任務，其中所述多個隊列包括第一隊列集合和第二隊列集合，所述第一隊列集合用于對所述第一處理器的任務進行排隊，所述第二隊列集合用于對所述第二處理器的任務進行排隊，以及其中存儲器控制器被耦合到所述第一處理器和所述第二處理器以便控制對所述存儲器的訪問;

從所述第一隊列集合竊取第一任務以便在所述第二處理器進行處理，以及從所述第二隊列集合竊取第二任務以便在所述第一處理器進行處理，其中所述第一處理器包括通用處理器，所述第二處理器與所述第一處理器不同，并且所述第二處理器是數字信號處理器（DSP），以及

從所述第二隊列集合的第一隊列竊取任務以便在所述第一處理器進行處理而無需同時從所述第一隊列集合竊取所述第一任務以便在所述第二處理器進行處理，

其中所述第一處理器、所述第二處理器以及所述多個工作隊列安裝在集成電路上。

6.一個或多個存儲指令的計算機可讀存儲介質，所述指令當由機器執(zhí)行時，使所述機器執(zhí)行權利要求5的操作。

7.一種處理設備，包括：

用于在第一處理器和第二處理器共享的存儲器中存儲多個工作隊列來存儲要在第一處理器和第二處理器進行處理的任務的部件，其中所述多個隊列包括第一隊列集合和第二隊列集合，所述第一隊列集合用于對所述第一處理器的任務進行排隊，所述第二隊列集合用于對所述第二處理器的任務進行排隊，以及其中存儲器控制器被耦合到所述第一處理器和所述第二處理器以便控制對所述存儲器的訪問；

用于從所述第一隊列集合竊取第一任務以便在所述第二處理器進行處理的部件，以及用于從所述第二隊列集合竊取第二任務以便在所述第一處理器進行處理的部件，其中所述第一處理器包括通用處理器，所述第二處理器與所述第一處理器不同，并且所述第二處理器是數字信號處理器（DSP）；以及

用于從所述第二隊列集合的第一隊列竊取任務以便在所述第一處理器進行處理而無需同時從所述第一隊列集合竊取所述第一任務以便在所述第二處理器進行處理的部件，

其中所述第一處理器、所述第二處理器以及所述多個工作隊列安裝在集成電路上。