[發(fā)明專(zhuān)利]移位寄存器單元電路、驅(qū)動(dòng)方法、移位寄存器和顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201710028509.0
• 申請(qǐng)日: 2017-01-16
• 公開(kāi)（公告）號(hào): CN106601176A
• 公開(kāi)（公告）日: 2017-04-26
• 發(fā)明（設(shè)計(jì)）人: 樊君;李偉;李付強(qiáng)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 京東方科技集團(tuán)股份有限公司;鄂爾多斯市源盛光電有限責(zé)任公司
• 主分類(lèi)號(hào): G09G3/20
• 分類(lèi)號(hào): G09G3/20;G11C19/28
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司11243
• 代理人: 許靜,安利霞

1.一種移位寄存器單元電路，其特征在于，包括輸出單元、下拉節(jié)點(diǎn)控制單元、上拉節(jié)點(diǎn)控制單元、充放電單元和上拉節(jié)點(diǎn)維持單元，其中，

所述輸出單元分別與第一上拉節(jié)點(diǎn)、下拉節(jié)點(diǎn)和柵極驅(qū)動(dòng)信號(hào)輸出端連接；所述下拉節(jié)點(diǎn)控制單元與所述下拉節(jié)點(diǎn)連接；所述充放電單元分別與所述第一上拉節(jié)點(diǎn)和所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；所述上拉節(jié)點(diǎn)控制單元分別與輸入端、復(fù)位端、第一電平端和第二電平端連接；

所述上拉節(jié)點(diǎn)維持單元包括第一維持子單元和/或第二維持子單元；

當(dāng)所述上拉節(jié)點(diǎn)維持單元包括第一維持子單元時(shí)，所述上拉節(jié)點(diǎn)控制單元還與第二上拉節(jié)點(diǎn)連接，所述第一維持子單元分別與上拉控制端、所述第一上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)連接，所述第一維持子單元用于在顯示時(shí)間段，在所述上拉控制端的控制下，在輸出階段當(dāng)所述第二上拉節(jié)點(diǎn)的電位小于預(yù)定電壓時(shí)以及在輸入階段控制所述第一上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)連接，并在輸出階段當(dāng)所述第二上拉節(jié)點(diǎn)的電位大于或等于該預(yù)定電壓時(shí)控制所述第一上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)不連接；

當(dāng)上拉節(jié)點(diǎn)維持單元包括第二維持子單元時(shí)，所述上拉節(jié)點(diǎn)控制模塊還與所述第一上拉節(jié)點(diǎn)連接，所述第二維持子單元包括電壓維持模塊和/或電平控制模塊；

所述電平控制模塊與所述第二電平端連接，用于在預(yù)定時(shí)間段通過(guò)控制接入所述第二電平端的第二電平的電壓值，以維持所述第一上拉節(jié)點(diǎn)的電位為高電平；

所述電壓維持模塊與所述第一上拉節(jié)點(diǎn)連接，用于在預(yù)定時(shí)間段維持所述第一上拉節(jié)點(diǎn)的電位為高電平。

2.如權(quán)利要求1所述的移位寄存器單元電路，其特征在于，所述輸出單元包括：上拉晶體管，柵極與所述第一上拉節(jié)點(diǎn)連接，第一極與時(shí)鐘信號(hào)輸出端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；以及，

下拉模塊，分別與所述下拉節(jié)點(diǎn)和所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

所述上拉晶體管為n型晶體管。

3.如權(quán)利要求2所述的移位寄存器單元電路，其特征在于，所述第一維持子單元包括：上拉節(jié)點(diǎn)電位維持晶體管，柵極與所述上拉控制端連接，第一極與所述第一上拉節(jié)點(diǎn)連接，第二極與所述第二上拉節(jié)點(diǎn)連接；

所述上拉節(jié)點(diǎn)電位維持晶體管為n型晶體管。

4.如權(quán)利要求2所述的移位寄存器單元電路，其特征在于，所述下拉模塊還與低電平輸出端連接，用于當(dāng)所述下拉節(jié)點(diǎn)的電位為高電平時(shí)控制所述柵極驅(qū)動(dòng)信號(hào)輸出端與所述低電平輸出端連接。

5.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元電路，其特征在于，當(dāng)所述上拉節(jié)點(diǎn)維持單元包括第一維持子單元時(shí)，所述上拉節(jié)點(diǎn)控制單元包括：

輸入晶體管，柵極與所述輸入端連接，第一極與第一電平端連接，第二極與所述第二上拉節(jié)點(diǎn)連接；以及，

復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與所述第二上拉節(jié)點(diǎn)連接，第二極與第二電平端連接。

6.如權(quán)利要求1或2所述的移位寄存器單元電路，其特征在于，當(dāng)所述上拉節(jié)點(diǎn)維持單元包括第二維持子單元時(shí)，所述上拉節(jié)點(diǎn)控制單元包括：

輸入晶體管，柵極與所述輸入端連接，第一極與第一電平端連接，第二極與所述第一上拉節(jié)點(diǎn)連接；以及，

復(fù)位晶體管，柵極與所述復(fù)位端連接，第一極與所述第一上拉節(jié)點(diǎn)連接，第二極與第二電平端連接。

7.如權(quán)利要求6所述的移位寄存器單元電路，其特征在于，當(dāng)所述復(fù)位晶體管為n型晶體管時(shí)，在所述預(yù)定時(shí)間段，所述復(fù)位端用于輸出低電平，所述電平控制模塊用于控制所述第二電平端輸出高電平，以減小所述復(fù)位晶體管的漏電流。

8.如權(quán)利要求7所述的移位寄存器單元電路，其特征在于，所述電壓維持模塊包括：電壓維持電容，第一端與所述第一上拉節(jié)點(diǎn)連接，第二端與低電平輸出端連接。

9.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元電路，其特征在于，所述下拉節(jié)點(diǎn)控制單元還與高電平輸出端、低電平輸出端和所述第一上拉節(jié)點(diǎn)連接，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位為高電平時(shí)控制所述下拉節(jié)點(diǎn)與低電平輸出端連接，當(dāng)所述第一上拉節(jié)點(diǎn)的電位為低電平時(shí)控制所述下拉節(jié)點(diǎn)與高電平輸出端連接。