[發(fā)明專利]一種基于雙反饋跨導(dǎo)的LDO電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710026568.4
• 申請(qǐng)日: 2017-01-14
• 公開(kāi)（公告）號(hào): CN106774579A
• 公開(kāi)（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 丁一;段志奎;任勝
• 申請(qǐng)（專利權(quán)）人: 湖南文理學(xué)院;佛山科學(xué)技術(shù)學(xué)院
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 佛山幫專知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)44387
• 代理人: 胡麗琴

技術(shù)領(lǐng)域

本發(fā)明涉及穩(wěn)壓器技術(shù)，特別涉及一種基于雙反饋跨導(dǎo)的LDO(low dropout linear低壓線性穩(wěn)壓器)電路。

背景技術(shù)

隨著集成電路的快速發(fā)展，LDO作為重要的電源管理模塊廣泛應(yīng)用于SoC芯片設(shè)計(jì)中。典型LDO結(jié)構(gòu)如圖1所示，包含參考電壓、誤差放大器、功率管和反饋電阻。其中參考電壓通常由帶隙基準(zhǔn)電路提供,LDO的輸出通常要高于1.24V。而隨著CMOS工藝尺寸的不斷縮減，芯片供電電壓不斷降低，基于典型結(jié)構(gòu)的LDO難以應(yīng)用于低功耗低壓供電領(lǐng)域。

另外基于典型結(jié)構(gòu)進(jìn)行LDO設(shè)計(jì)主要是通過(guò)調(diào)節(jié)環(huán)路零/極點(diǎn)的位置，來(lái)實(shí)現(xiàn)環(huán)路快速負(fù)載瞬態(tài)響應(yīng)和環(huán)路穩(wěn)定，提高LDO的負(fù)載瞬態(tài)響應(yīng)能力通常采用米勒補(bǔ)償技術(shù)，通過(guò)在電路中增加串聯(lián)電容電阻來(lái)引入零點(diǎn)，進(jìn)而調(diào)節(jié)環(huán)路的帶寬和相位裕度，但由于補(bǔ)償電容和電阻的引入，引起芯片面積的增加；加之電容和電阻易受工藝的影響產(chǎn)生偏移，因此如何解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性仍然是一個(gè)亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明提出一種可將帶隙基準(zhǔn)從LDO電路中移除，并實(shí)現(xiàn)低供電輸出和環(huán)路快速響應(yīng)，解決了低功耗芯片低壓供電問(wèn)題和環(huán)路響應(yīng)與穩(wěn)定性問(wèn)題的基于雙反饋跨導(dǎo)的LDO電路。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種基于雙反饋跨導(dǎo)的LDO電路，包括正反饋環(huán)路、負(fù)反饋環(huán)路、功率管M_p，晶體管M₉，電阻R_st、R_L，電容C_int及電容C_L；其中，

所述正反饋環(huán)路的輸入端與LDO輸出電壓V_out及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接；

所述負(fù)反饋環(huán)路的輸入端與LDO輸出電壓V_out及所述功率管M_p的漏極相連，輸出端與所述功率管M_p的柵極連接，負(fù)反饋環(huán)路還連接電源V_dd；

所述功率管M_P的漏極與LDO輸出電壓V_out相連，源極連接電源V_dd，電容C_int設(shè)于所述功率管M_p的柵極與地之間；

所述電阻R_L與電容C_L并聯(lián)后連接于LDO輸出電壓V_out與地之間；

所述晶體管M₉的源極與所述功率管M_p的柵極連接，漏極接地，柵極通過(guò)電阻R_st連接電源V_dd。

本發(fā)明提供的一種基于雙反饋跨導(dǎo)的LDO電路，其工作原理為由于正反饋環(huán)路與負(fù)反饋環(huán)路構(gòu)成的環(huán)路對(duì)LDO電路的輸出影響是相反的，存在競(jìng)爭(zhēng)機(jī)制，并存在兩個(gè)平衡點(diǎn)：即輸出零電壓和穩(wěn)態(tài)輸出電壓。通過(guò)啟動(dòng)電路可將LDO輸出電壓V_out脫離零電壓平衡點(diǎn)，逐漸趨于穩(wěn)態(tài)輸出電壓點(diǎn)。該電壓值即為基于雙反饋跨導(dǎo)LDO的穩(wěn)態(tài)輸出電壓，并且該電壓值僅與晶體管閾值和尺寸比有關(guān)。當(dāng)LDO輸出電壓V_out高于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行充電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路充電速度大于正反饋環(huán)路放電的速度，因此PMOS功率管M_p的柵壓升高，調(diào)節(jié)LDO輸出電壓穩(wěn)定。

當(dāng)LDO輸出電壓V_out低于穩(wěn)態(tài)電壓時(shí)，正反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管Mp的柵極寄生電容C_int進(jìn)行充電，構(gòu)成正反饋；負(fù)反饋環(huán)路采樣輸出電壓V_out并轉(zhuǎn)換為電流，對(duì)PMOS功率管M_p的柵極寄生電容C_int進(jìn)行放電，構(gòu)成負(fù)反饋；負(fù)反饋環(huán)路放電速度大于正反饋環(huán)路充電速度，因此PMOS功率管M_p的柵壓降低，調(diào)節(jié)LDO輸出電壓穩(wěn)定。