[發(fā)明專利]數(shù)據(jù)處理裝置和服務(wù)器

在審

• 申請?zhí)枺?/td>: 201710025614.9
• 申請日: 2017-01-13
• 公開（公告）號: CN106776461A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 桂文明
• 申請（專利權(quán)）人: 算豐科技（北京）有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06N3/063
• 代理公司: 北京思元知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)11598
• 代理人: 楊惠

1.一種數(shù)據(jù)處理裝置，其特征在于，包括M行節(jié)點(diǎn)芯片，每行節(jié)點(diǎn)芯片包括N個(gè)節(jié)點(diǎn)芯片；所述M行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片依次連接，形成首列節(jié)點(diǎn)芯片；其中，M、N分別為大于1的整數(shù)；

所述首列節(jié)點(diǎn)芯片中的各首節(jié)點(diǎn)芯片，用于按照從第1行至第M行的順序，依次傳輸處理第一通信數(shù)據(jù)；

所述每行節(jié)點(diǎn)芯片中的各節(jié)點(diǎn)芯片，用于按照從首節(jié)點(diǎn)芯片至末節(jié)點(diǎn)芯片的順序，依次傳輸處理所述第一通信數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，所述每行節(jié)點(diǎn)芯片中的各節(jié)點(diǎn)芯片，還用于按照從末節(jié)點(diǎn)芯片至首節(jié)點(diǎn)芯片的順序，依次傳輸各節(jié)點(diǎn)芯片產(chǎn)生的第二通信數(shù)據(jù)；

所述首列節(jié)點(diǎn)芯片中的各首節(jié)點(diǎn)芯片，還用于按照從第1行至第M行的順序，依次傳輸各節(jié)點(diǎn)芯片產(chǎn)生的第二通信數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理裝置，所述第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片設(shè)置有與主板連接的第一外部接口，用于通過所述第一外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)；

所述第M行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片設(shè)置有與主板連接的第二外部接口，用于通過所述第二外部接口向主板發(fā)送收集到的所有節(jié)點(diǎn)芯片的第二通信數(shù)據(jù)。

4.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理裝置，其特征在于，還包括：

主機(jī)節(jié)點(diǎn)芯片，設(shè)置有與主板連接的第三外部接口，并分別與所述第1行和第M行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片連接，用于通過所述第三外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片，以及接收第M行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片收集的、所有節(jié)點(diǎn)芯片的第二通信數(shù)據(jù)并通過所述第三外部接口轉(zhuǎn)發(fā)給主板。

5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，其特征在于，所述每行節(jié)點(diǎn)芯片中的各節(jié)點(diǎn)芯片，還用于按照從末節(jié)點(diǎn)芯片至首節(jié)點(diǎn)芯片的順序，依次傳輸各節(jié)點(diǎn)芯片產(chǎn)生的第二通信數(shù)據(jù)；

所述首列節(jié)點(diǎn)芯片中的各首節(jié)點(diǎn)芯片，還用于按照從第M行至第1行的順序，依次傳輸各節(jié)點(diǎn)芯片產(chǎn)生的第二通信數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)處理裝置，其特征在于，所述第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片設(shè)置有與主板連接的第一外部接口，用于通過所述第一外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)，以及向主板發(fā)送收集到的所有節(jié)點(diǎn)芯片的第二通信數(shù)據(jù)。

7.根據(jù)權(quán)利要求5所述的數(shù)據(jù)處理裝置，其特征在于，還包括：

主機(jī)節(jié)點(diǎn)芯片，設(shè)置有與主板連接的第三外部接口，并與所述第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片連接，用于通過所述第三外部接口接收主板發(fā)送的所述第一通信數(shù)據(jù)并轉(zhuǎn)發(fā)給第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片，以及接收第1行節(jié)點(diǎn)芯片中的首節(jié)點(diǎn)芯片收集的、所有節(jié)點(diǎn)芯片的第二通信數(shù)據(jù)并通過所述第三外部接口轉(zhuǎn)發(fā)給主板。

8.根據(jù)權(quán)利要求3、4、6、7任一所述的數(shù)據(jù)處理裝置，其特征在于，所述外部接口包括PCIE接口。

9.根據(jù)權(quán)利要求1至8任一所述的數(shù)據(jù)處理裝置，其特征在于，所述第一通信數(shù)據(jù)包括廣播Broadcast消息，所述Broadcast消息中包括以下任意一項(xiàng)或多項(xiàng)：深度學(xué)習(xí)網(wǎng)絡(luò)模型配置參數(shù)，芯片配置參數(shù)，網(wǎng)絡(luò)訓(xùn)練任務(wù)，匯報(bào)請求和請求匯報(bào)的任務(wù)；

所述第二通信數(shù)據(jù)包括收集Gather消息，所述Gather消息包括以下任意一項(xiàng)或多項(xiàng)：深度學(xué)習(xí)網(wǎng)絡(luò)模型訓(xùn)練后參數(shù)，進(jìn)行網(wǎng)絡(luò)訓(xùn)練任務(wù)獲得的訓(xùn)練結(jié)果，網(wǎng)絡(luò)訓(xùn)練任務(wù)的處理狀態(tài)，基于所述匯報(bào)請求匯報(bào)的任務(wù)。

10.根據(jù)權(quán)利要求1至9任一所述的數(shù)據(jù)處理裝置，其特征在于，所述M行節(jié)點(diǎn)芯片中的末節(jié)點(diǎn)芯片依次連接，形成末列節(jié)點(diǎn)芯片，所述第1行節(jié)點(diǎn)芯片中的末節(jié)點(diǎn)芯片與所述第M行節(jié)點(diǎn)芯片中的末節(jié)點(diǎn)芯片連接。

11.根據(jù)權(quán)利要求10所述的數(shù)據(jù)處理裝置，其特征在于，所述第一通信數(shù)據(jù)包括分發(fā)Distribute數(shù)據(jù)，所述Distribute數(shù)據(jù)包括待處理任務(wù)；

各節(jié)點(diǎn)芯片，還用于按照預(yù)先設(shè)置的策略，對分發(fā)給自己的待處理任務(wù)進(jìn)行處理；

所述第二通信數(shù)據(jù)包括對待處理任務(wù)進(jìn)行處理獲得的數(shù)據(jù)處理結(jié)果。