[發(fā)明專利]用于多重圖案化技術(shù)的設(shè)計(jì)規(guī)則檢查的方法和系統(tǒng)有效
| 申請(qǐng)?zhí)枺?/td> | 201710023966.0 | 申請(qǐng)日： | 2017-01-13 |
| 公開(kāi)（公告）號(hào)： | CN107145618B | 公開(kāi)（公告）日： | 2021-02-26 |
| 發(fā)明（設(shè)計(jì)）人： | 徐孟楷;侯元德;陳文豪 | 申請(qǐng)（專利權(quán)）人： | 臺(tái)灣積體電路制造股份有限公司 |
| 主分類號(hào)： | G06F30/398 | 分類號(hào)： | G06F30/398;G06F119/18 |
| 代理公司： | 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409 | 代理人： | 章社杲;李偉 |
| 地址： | 中國(guó)臺(tái)*** | 國(guó)省代碼： | 臺(tái)灣;71 |
| 權(quán)利要求書(shū)： | 查看更多 | 說(shuō)明書(shū)： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 多重 圖案 技術(shù) 設(shè)計(jì) 規(guī)則 檢查 方法 系統(tǒng) | ||
1.一種用于多重圖案化技術(shù)的設(shè)計(jì)規(guī)則檢查的方法，包括：
確定是否存在表示集成電路(IC)的布局的多重圖案化的圖案的至少五個(gè)鄰近的圖案中的任意兩個(gè)之間的每一個(gè)間隔都小于閾值間隔的沖突圖形；以及
如果存在所述沖突圖形，則修改所述多重圖案化的圖案以排除由所述沖突圖形表示的圖案，以用于所述集成電路的制造，
其中，確定是否存在所述沖突圖形包括：確定所述沖突圖形是否包括子圖，其中，所述子圖表示兩個(gè)鄰接的單元的至少一個(gè)中的四重圖案化的圖案的三個(gè)鄰近的圖案中的任意兩個(gè)之間的每一個(gè)間隔都小于所述閾值間隔。
2.根據(jù)權(quán)利要求1所述的方法，其中，通過(guò)將要被分配至四個(gè)不同掩模的所述四重圖案化的圖案來(lái)實(shí)施所述多重圖案化的圖案。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述四重圖案化的圖案著四種顏色。
4.根據(jù)權(quán)利要求1所述的方法，其中，如果所述沖突圖形包括所述子圖，則所述方法還包括：
確定是否沿著和/或與所述兩個(gè)鄰接的單元之間的邊界并行地構(gòu)建將四重圖案化的圖案的三個(gè)鄰近的圖案彼此連接的邊中的一條。
5.根據(jù)權(quán)利要求1所述的方法，其中，如果所述沖突圖形包括所述子圖，則所述方法還包括：
確定所述兩個(gè)鄰接的單元之間的邊界上的在所述兩個(gè)鄰接的單元的一個(gè)中將四重圖案化的圖案的三個(gè)鄰近的圖案彼此連接的邊的至少一個(gè)突出是否與同一邊界上的在所述兩個(gè)鄰接的單元的另一個(gè)中將四重圖案化的圖案的三個(gè)鄰近的圖案彼此連接的邊的至少一個(gè)突出重疊。
6.根據(jù)權(quán)利要求1所述的方法，其中，修改所述多重圖案化的圖案包括：
在兩個(gè)鄰接的單元中，將多重圖案化的圖案的至少兩個(gè)最近的圖案彼此間隔開(kāi)，間隔等于或大于所述閾值間隔。
7.根據(jù)權(quán)利要求1所述的方法，其中，修改所述多重圖案化的圖案包括：
將每一個(gè)都包括通過(guò)每一條都具有比所述閾值間隔小的間隔的邊彼此連接的三個(gè)鄰近的四重圖案化的圖案的兩個(gè)鄰接的單元彼此間隔開(kāi)。
8.一種用于多重圖案化技術(shù)的設(shè)計(jì)規(guī)則檢查的系統(tǒng)，包括：
存儲(chǔ)器件，配置為存儲(chǔ)計(jì)算機(jī)程序代碼；以及
處理器，配置為執(zhí)行所述存儲(chǔ)器件中的計(jì)算機(jī)程序代碼以用于：
基于與集成電路(IC)的布局對(duì)應(yīng)的數(shù)據(jù)，建立表示多重圖案化的圖案的圖形；
檢查所述圖形是否包括表示所述多重圖案化的圖案的至少五個(gè)鄰近的圖案中的任意兩個(gè)之間的每一個(gè)間隔都小于閾值間隔的子圖；以及
當(dāng)所述圖形包括所述子圖時(shí)，修改所述圖形以排除所述子圖，以用于所述集成電路的制造，
其中，對(duì)于檢查所述圖形是否包括所述子圖，所述處理器還配置為執(zhí)行所述計(jì)算機(jī)程序代碼以用于：
在所述布局內(nèi)的兩個(gè)鄰接的單元中檢查所述圖形是否包括所述子圖，其中，所述處理器還配置為執(zhí)行所述計(jì)算機(jī)程序代碼以用于：
確定所述圖形是否包括第一子圖，其中，所述第一子圖表示所述兩個(gè)鄰接的單元的至少一個(gè)中的四重圖案化的圖案的三個(gè)鄰近的圖案中的任意兩個(gè)之間的每一個(gè)間隔都小于所述閾值間隔。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，對(duì)于建立所述圖形，所述處理器還配置為執(zhí)行所述計(jì)算機(jī)程序代碼以用于：在所述布局內(nèi)的每一個(gè)單元中或在所述布局內(nèi)的鄰接的單元中建立表示所述四重圖案化的圖案的圖形。
10.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述四重圖案化的圖案被分配至四個(gè)不同的掩模。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述四重圖案化的圖案著四種顏色。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺(tái)灣積體電路制造股份有限公司，未經(jīng)臺(tái)灣積體電路制造股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710023966.0/1.html，轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 防止技術(shù)開(kāi)啟的鎖具新技術(shù)
- 技術(shù)評(píng)價(jià)裝置、技術(shù)評(píng)價(jià)程序、技術(shù)評(píng)價(jià)方法
- 防止技術(shù)開(kāi)啟的鎖具新技術(shù)
- 視聽(tīng)模擬技術(shù)(VAS技術(shù))
- 用于技術(shù)縮放的MRAM集成技術(shù)
- 用于監(jiān)測(cè)技術(shù)設(shè)備的方法和用戶接口、以及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
- 用于監(jiān)測(cè)技術(shù)設(shè)備的技術(shù)
- 技術(shù)偵查方法及技術(shù)偵查系統(tǒng)
- 使用投影技術(shù)增強(qiáng)睡眠技術(shù)
- 基于技術(shù)庫(kù)的技術(shù)推薦方法
