[發明專利]在使用共享虛擬存儲器的處理器中加速操作的裝置和方法

有效

• 申請號: 201710022904.8
• 申請日: 2012-03-30
• 公開（公告）號: CN106708753B
• 公開（公告）日: 2021-04-02
• 發明（設計）人: E·威斯曼;K·K·凡塞納坦;Y·扎克;B·靳茲伯格;R·羅恩
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/1027
• 分類號: G06F12/1027;G06F12/1072;G06F12/1081;G06F9/38
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 張欣

本發明涉及在使用共享虛擬存儲器的處理器中加速操作的裝置和方法。描述了用于將前端核耦合到加速器組件(諸如圖形加速器)的裝置和方法。例如，描述了一種裝置，包括：加速器，包括一個或多個執行單元(EU)用于執行特定的指令集；以及前端核，包括通信耦合到加速器的轉換后備緩沖器(TLB)，并且向加速器提供存儲器訪問服務，存儲器訪問服務包括響應于加速器需要訪問系統存儲器，代表加速器執行TLB查找操作以將虛擬地址映射到物理地址。

本申請是國際申請號為PCT/US2012/031676，國際申請日為2012年3月30日，進入中國國家階段申請號為201280072078.3，題為“在使用共享虛擬存儲器的處理器中加速操作的裝置和方法”的發明專利申請的分案申請。

發明領域

本發明的實施例一般涉及計算機系統的領域。更具體地，本發明的實施例涉及在使用共享虛擬存儲器的處理器中加速操作的裝置和方法。

背景技術

指令集，或指令集架構(ISA)是涉及編程的計算機架構的一部分，并可以包括原生數據類型、指令、寄存器架構、尋址模式、存儲器架構、中斷、異常處理、以及外部輸入和輸出(I/O)操作。術語指令在本申請中一般表示宏指令，宏指令是被提供給處理器(或指令轉換器，該指令轉換器(例如，利用靜態二進制轉換、包括動態編譯的動態二進制轉換)轉換、變形、仿真或以其他方式將指令轉換成將由處理器處理的一個或多個其他指令)以供執行的指令——作為對比，微指令或微操作(“微操作”或“uops”)——是處理器的解碼器解碼宏指令的結果。

ISA與微架構不同，微架構是實現該指令集的處理器的內部設計。具有不同微架構的處理器可共享共同的指令集。例如，奔騰四(Pentium 4)處理器、酷睿(Core^TM)處理器、以及來自加利福尼亞州桑尼威爾(Sunnyvale)的超微半導體有限公司(Advanced Micro Devices,Inc.)的諸多處理器執行幾乎相同版本的x86指令集(在更新的版本中加入了一些擴展)，但具有不同的內部設計。例如，ISA的相同寄存器架構可以在不同的微架構中使用公知的技術以不同方法來實現，公知的技術包括專用物理寄存器、使用寄存器重命名機制(例如，使用寄存器別名表(RAT)、重排序緩沖器(ROB)、以及引退寄存器組；使用多個寄存器映射和寄存器池)的一個或多個動態分配物理寄存器，等等。除非另行指出，術語寄存器架構、寄存器組和寄存器在本文中用于指代對軟件/編程者可見的寄存器以及指令指定寄存器的方式。在需要特殊性的場合，將使用定語邏輯的、架構的或軟件可見的來指示寄存器架構中的寄存器/寄存器組，同時不同的定語將用于指示給定微架構中的寄存器(例如物理寄存器、重排序緩沖器、引退寄存器、寄存器池)。

指令集包括一個或多個指令格式。給定指令格式定義多個字段(位的數量、位的位置等)以指定將要被執行的操作(操作碼)以及該操作將要執行的操作數等等。通過定義指令模板(或子格式)，一些指令格式被進一步分解。例如，可將給定指令格式的指令模板定義成具有該指令格式的字段的不同子集(所包括的字段通常是相同順序，但至少一些由于包括更少的字段而具有不同的位位置)和/或定義成對給定字段的解釋不同。因此，利用給定指令格式(而且如果定義，則按照該指令格式的指令模板中的給定一個模板)來表達ISA的每個指令，并且ISA的每個指令包括用于指定其操作和操作數的字段。例如，示例性的ADD(加法)指令具有特定的操作碼和指令格式，該指令格式包括用于指定該操作碼的操作碼字段和用于選擇操作數(源1/目的地和源2)的操作數字段；并且該ADD指令在指令流中的出現將具有在操作數字段中的特定內容，該特定內容選擇特定操作數。