[發明專利]一種抗單粒子翻轉的同步復位D觸發器

有效

• 申請號: 201710020100.4
• 申請日: 2017-01-12
• 公開（公告）號: CN106712743B
• 公開（公告）日: 2020-03-20
• 發明（設計）人: 賀威;賀凌翔;張準;駱盛;吳慶陽
• 申請（專利權）人: 深圳大學
• 主分類號: H03K3/3562
• 分類號: H03K3/3562
• 代理公司: 深圳市恒申知識產權事務所(普通合伙) 44312
• 代理人: 王利彬

1.一種抗單粒子翻轉的同步復位D觸發器，其特征在于，所述同步復位D觸發器包括：

時鐘信號輸入電路、復位信號輸入電路、主鎖存器緩沖電路、從鎖存器緩沖電路、主鎖存器及從鎖存器，所述主鎖存器和所述從鎖存器均為雙模冗余加固的鎖存器；

所述同步復位D觸發器有三個輸入端和兩個輸出端，三個所述輸入端分別為時鐘信號輸入端CLK、復位信號輸入端R和數據信號輸入端D，兩個所述輸出端分別為第一輸出端Q和第二輸出端QN；

所述時鐘信號輸入電路分別與所述時鐘信號輸入端CLK、所述主鎖存器和所述從鎖存器連接；

所述復位信號輸入電路還分別與所述復位信號輸入端R、所述主鎖存器連接；

所述主鎖存器緩沖電路分別與所述數據信號輸入端D、所述主鎖存器連接；

所述從鎖存器緩沖電路分別與所述主鎖存器、所述從鎖存器連接；

所述從鎖存器還與所述第一輸出端Q及所述第二輸出端QN連接；

所述時鐘信號輸入電路有一個輸入端和一個輸出端，一個所述輸入端為所述時鐘信號輸入端CLK，一個所述輸出端為CLK1；

所述時鐘信號輸入電路由第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管組成；

所述第一PMOS管、所述第二PMOS管的襯底接電源VDD，所述第一NMOS管、所述第二NMOS管的襯底接地；

所述第一PMOS管的柵極Pg1連接所述時鐘信號輸入端CLK，源極Ps1接電源VDD，漏極Pd1連接所述第二PMOS管的源極Ps2；所述第二PMOS管的柵極Pg2連接所述時鐘信號輸入端CLK，漏極Pd2連接CLK1；所述第一NMOS管的柵極Ng1連接所述時鐘信號輸入端CLK，源極Ns1連接所述第二NMOS管的漏極Nd2，漏極Nd1連接CLK1；所述第二NMOS管的柵極Ng2連接所述時鐘信號輸入端CLK，源極Ns2接地。

2.如權利要求1所述的抗單粒子翻轉的同步復位D觸發器，其特征在于，所述復位信號輸入電路有一個輸入端和一個輸出端，一個所述輸入端為所述復位信號輸入端R，一個所述輸出端為R1；

所述復位信號輸入電路由第三PMOS管、第四PMOS管、第三NMOS管及第四NMOS管組成；

所述第三PMOS管、所述第四PMOS管的襯底接電源VDD，所述第三NMOS管、所述第四NMOS管的襯底接地；

所述第三PMOS管的柵極Pg3連接所述復位信號輸入端R，源極Ps3接電源VDD，漏極Pd3連接所述第四PMOS管的源極Ps4；所述第四PMOS管的柵極Pg4連接所述復位信號輸入端R，漏極Pd4連接R1；所述第三NMOS管的柵極Ng3連接所述復位信號輸入端R，源極Ns3連接所述第四NMOS管的漏極Nd4，漏極Nd3連接R1；所述第四NMOS管的柵極Ng4連接所述復位信號輸入端R，源極Ns4接地。