[發明專利]一種異構系統全程序功耗計量方法

在審

• 申請號: 201710020074.5
• 申請日: 2017-01-11
• 公開（公告）號: CN106874158A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 王卓薇;程良倫
• 申請（專利權）人: 廣東工業大學
• 主分類號: G06F11/30
• 分類號: G06F11/30;G06F11/34
• 代理公司: 廣東廣信君達律師事務所44329
• 代理人: 楊曉松

技術領域

本發明涉及異構系統領域，尤其涉及一種異構系統全程序功耗計量方法。

背景技術

功耗精確計量是面向特定體系結構進行功耗優化的基礎。目前關于異構系統功耗計量方法的研究并不充分，大多是基于同構系統功耗計量方法修改得到。然而，異構系統由于集成有多種不同類型的處理器(主要分為主處理器與加速處理器)，各處理器不僅具有不同體系結構；同時主處理器與加速處理器大都通過系統總線鏈接，在調度加速部件執行加速計算的過程中必然引入額外的通信操作；另外加速處理器密集處理單元使得芯片溫度較一般處理器高，而溫度對靜態功耗會產生一定影響，導致靜態功耗比例在逐漸增大，因此面向異構系統的功耗計量對象相比同構系統會更加復雜。

傳統功耗計量的對象基本上都是單獨針對處理器部件或者整個處理器進行建模，考慮的系統功耗與應用程序的執行過程無關，僅由處理器決定。然而在異構系統中，由于編程模型或體系結構上的限制，并行應用程序大都采用通用微處理器與加速部件依次執行不同計算段的方式來完成整個應用，并且隨著異構并行處理技術及其支撐環境的不斷完善，越來越多的并行程序將采用異構多處理器并行組合處理單個并行計算段的方式，以充分開發系統并行處理的優勢。同時，由于異構系統中主處理器與加速部件間大都通過PCI接口傳遞數據，其單項峰值帶寬僅為8GB/s,特別是以GPU為代表的加速處理器顯存容量已經很難滿足科學計算應用的需求，進一步增大了數據通信帶寬的壓力，對于大量數據密集型應用，處理器間的數據通信開銷對異構系統高功耗造成了不小影響。隨著集成電路進入納米工藝，漏電流靜態功耗已超過動態功耗，成為了芯片功耗的主要來源。

發明內容

為克服現有技術的不足，從全程序角度建立異構系統功耗計量方法，有效降低系統能耗，更為高效開發異構系統效能優勢，本發明提出一種異構系統全程序功耗計量方法。

本發明的技術方案是這樣實現的：

一種異構系統全程序功耗計量方法，包括步驟

S1：針對異構多處理器并行處理單個并行計算段，根據同一類型處理器或多種不同類型處理器完成計算段的不同方式，分析同構計算段程序執行時間對該計算段動態功耗的影響，建立同構計算段功耗與執行時間關系，獲得基于同構程序劃分的動態功耗表示方法；

S2：分析時間約束條件下單個計算段達到功耗最優的條件，建立異構計算段功耗與執行時間關系，獲得基于異構程序劃分的動態功耗表示方法；

S3：在同構計算段程序中，以并行數據規模為對象，分析主處理器與加速處理器之間數據傳輸對通信能耗的影響，獲得同構計算段通信能耗表示方法；

S4：在異構計算段程序中，以并行執行任務為對象，利用異構處理器實際效能與任務特征的直接關系，分析單個計算段中具有數據依賴關系的多個并行任務劃分對通信能耗的影響，獲得異構計算段通信能耗表示方法；

S5：以多核處理器芯片為對象，利用處理器內核的熱傳導特性，采用等效RC電路方法建立實時系統熱分析模型，求解芯片工作溫度；

S6：分析芯片漏電流與靜態功耗的相互關系，進行曲線擬合，獲得漏電流與芯片溫度、電壓的函數關系式；

S7：引入兩個工作參考溫度，建立漏電流與溫度的二次函數，獲得靜態功耗與芯片溫度的函數關系式，建立基于實時溫度管理的靜態功耗計量表示方法。

進一步地，步驟S6中所述進行曲線擬合是使用HISPICE軟件完成的。

本發明的有益效果在于，與現有技術相比，本發明分析并行程序在異構系統上的執行過程，關注多個并行段的功耗建模，同時考慮主處理器與加速處理器任務通信帶來的通信開銷，以及芯片溫度升高帶來的漏電流影響，從全程序角度，精確統計異構并行系統功耗計算。

附圖說明

圖1是本發明一種異構系統全程序功耗計量方法流程圖；

圖2是本發明一種異構系統全程序功耗計量方法整體框架示意圖；

圖3是本發明一種異構系統全程序功耗計量方法的異構并行程序分類圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

請參見圖1和圖2，本發明一種異構系統全程序功耗計量方法，包括三個部分：

(1)建立多處理器多計算段劃分的程序執行時間與動態功耗關系，包括步驟：