[發明專利]一種用于示波器的信號間隔或周期檢測方法和裝置

有效

• 申請號: 201710019656.1
• 申請日: 2017-01-11
• 公開（公告）號: CN106772185B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 李振軍;鄭文明;吳乾科
• 申請（專利權）人: 深圳市鼎陽科技股份有限公司
• 主分類號: G01R35/00
• 分類號: G01R35/00
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 郭燕;彭家恩

1.一種用于示波器的信號間隔或周期檢測方法，其特征在于，包括步驟：

接收模擬信號，對所述模擬信號進行模數轉換，得到高速數字信號；

將所述高速數字信號轉換為低速的并行數字信號；

將所述并行數字信號與數字比較電平進行比較，產生高/低電平信號；

獲取所述高/低電平信號各個處理時鐘周期的上升沿出現時間，根據每個處理時鐘周期信號的上升沿之前、上升沿之間以及上升沿之后的高/低電平信號持續時間，生成數字查找表；所述數字查找表包括：每個處理時鐘周期信號的第一個上升沿之前的高/低電平信號持續時間T1(x)、第一個上升沿和最后一個上升沿之間的高/低電平信號持續時間T2(x)以及最后一個上升沿之后的高/低電平信號持續時間T3(x)，x＝0,1,2…n…；

根據所述數字查找表，得到每個處理時鐘周期的信號間隔/周期，并對全部信號間隔/周期進行統計，得到間隔/周期的統計結果。

2.一種用于示波器的信號間隔或周期檢測裝置，其特征在于，包括：

模數轉換器，用于接收模擬信號，對所述模擬信號進行模數轉換，得到高速數字信號；

處理芯片，用于將所述高速數字信號轉換為低速的并行數字信號，將所述并行數字信號與數字比較電平進行比較，產生高/低電平信號，獲取所述高/低電平信號各個處理時鐘周期的上升沿出現時間，根據每個處理時鐘周期上升沿之前、信號的上升沿之間以及上升沿之后的高/低電平信號持續時間，生成數字查找表，根據所述數字查找表，得到間隔/周期統計結果；

所述數字查找表包括：每個處理時鐘周期信號的第一個上升沿之前的高/低電平信號持續時間T1(x)、第一個上升沿和最后一個上升沿之間的高/低電平信號持續時間T2(x)以及最后一個上升沿之后的高/低電平信號持續時間T3(x)，x＝0,1,2…n…。

3.如權利要求2所述的用于示波器的信號間隔或周期檢測裝置，其特征在于，所述處理芯片包括數字信號接收模塊、數字比較器、數字查找表模塊和間隔/周期統計模塊；所述數字信號接收模塊將所述高速數字信號轉換為低速的并行數字信號；所述數字比較器將所述并行數字信號與數字比較電平進行比較，產生高/低電平信號；所述數字查找表模塊獲取所述高/低電平信號各個處理時鐘周期的上升沿出現時間，根據每個處理時鐘周期上升沿之前、信號的上升沿之間以及上升沿之后的高/低電平信號持續時間，生成數字查找表；所述間隔/周期統計模塊根據所述數字查找表，得到每個處理時鐘周期的信號間隔/周期，并對全部信號間隔/周期進行統計，得到間隔/周期的統計結果。

4.如權利要求2所述的用于示波器的信號間隔或周期檢測裝置，其特征在于，還包括晶振和鎖相環，所述晶振用于產生時鐘頻率，所述鎖相環接收所述時鐘頻率，其第一輸出端輸出模數轉換采樣時鐘至所述模數轉換器，其第二輸出端輸出芯片處理時鐘至所述處理芯片；所述處理芯片為PFGA，所述數字查找表存儲于PFGA的內部存儲器。

5.一種用于示波器的信號間隔或周期檢測裝置，其特征在于，包括：模數轉換器、處理器、存儲器以及一個或多個程序，所述模數轉換器，用于接收模擬信號，對所述模擬信號進行模數轉換，得到高速數字信號；所述處理器接收所述高速數字信號，執行所述一個或多個程序，所述一個或多個程序存儲在所述存儲器中，用于執行以下操作：接收模擬信號，對所述模擬信號進行模數轉換，得到高速數字信號；將所述高速數字信號轉換為低速的并行數字信號；將所述并行數字信號與數字比較電平進行比較，產生高/低電平信號；獲取所述高/低電平信號各個處理時鐘周期的上升沿出現時間，根據每個處理時鐘周期信號的上升沿之前、上升沿之間以及上升沿之后的高/低電平信號持續時間，生成數字查找表；根據所述數字查找表，得到每個處理時鐘周期的信號間隔/周期，并對全部信號間隔/周期進行統計，得到間隔/周期的統計結果；

所述數字查找表包括：每個處理時鐘周期信號的第一個上升沿之前的高/低電平信號持續時間T1(x)、第一個上升沿和最后一個上升沿之間的高/低電平信號持續時間T2(x)以及最后一個上升沿之后的高/低電平信號持續時間T3(x)，x＝0,1,2…n…。

6.一種示波器，其特征在于，包括如權利2至5中任一項所述的信號間隔或周期檢測裝置。

7.一種可讀存儲介質，其特征在于，存儲執行如權利要求1所述的方法的程序。