[發明專利]一種高穩定性高電源噪聲抑制比的低壓差線性穩壓電路

在審

• 申請號: 201710019455.1
• 申請日: 2017-01-11
• 公開（公告）號: CN106774590A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 李靖;馮曉龍;何鳴;魏祎;寧寧
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/565
• 分類號: G05F1/565
• 代理公司: 電子科技大學專利中心51203
• 代理人: 張楊

技術領域

本發明涉及集成電路領域，特別是一種低壓差線性穩壓電路。

背景技術

隨著電子技術的廣泛應用，使得人們的生產與生活變得越來越便捷高效，然而這也對電子系統提出了更高的性能要求。由于任何電子系統都需要電源為其提供電流，而更高的性能要求往往意味著更高的功耗，更低的噪聲。圖2為最簡單的傳統LDO結構，為了能夠保持環路穩定性，只能采用一級運放作為誤差放大器，通過片外電容的ESR零點補償次主極點。但是只用一級運放作為誤差放大器的LDO環路增益相對較低，LDO的輸出電壓的精度和電源抑制比都很低，整體性能不是很好。如果采用多級放大器作為誤差放大器，則增加的極點會使得環路穩定性設計變得更加復雜。因此，現有的低壓差線性穩壓器在帶載能力和電源噪聲抑制方面無法做到最佳的折中，往往會有所偏重，因此，低壓差線性穩壓器的整體性能有待提升。

發明內容

本發明所要解決的問題是提供一種大帶載能力(典型供電電流值300mA以上)、高穩定性、高電源噪聲抑制比的低壓差線性穩壓電路。

本發明為解決上述技術問題所采用的技術方案一種高穩定性高電源噪聲抑制比的低壓差線性穩壓電路，如圖4，該穩壓電路包括：誤差放大器、調整電路；

所述誤差放大器包括第一級放大器和第二級放大器；第一級放大器為傳統的五管差分運算放大器；第二級放大器包括3個場效應晶體管：第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)、1個電阻(R1)、1個電容(C1)；其中第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)依次串聯；所述第一PMOS管(M1)的源極接電源(VDD)，柵極接第一級運算放大器的輸出(V_o1)；所述第一NMOS管(M2)的柵極接偏置電壓(V_b2)；所述第二NMOS管(M3)的柵極接偏置電壓(V_b1)，源極接地(VSS)；所述電阻(R1)和電容(C1)串聯后并聯于第一PMOS管(M1)的柵極與漏極兩端，所述第一PMOS管(M1)和第一NMOS管(M2)的共接點為第二級運算放大器的輸出(V_o2)；

所述調整電路包括：第二PMOS管(M4)、反饋電阻R2、R3和負載電阻RL；所述第二PMOS管(M4)的源極接電源(VDD)，柵極接第二級運算放大器的輸出(V_o2)，漏極依次串聯反饋電阻R2、R3后接地(VSS)；所述反饋電阻R2、R3的共接點連接第一級放大器的反饋輸入(V_fb)；所述負載電阻RL并聯于反饋電阻R2、R3兩端；所述第二PMOS管(M4)與反饋電阻R2的共接點為調整電路的輸出。

本發明通過采用密勒補償，將誤差放大器的兩個極點分裂開來，再通過片外電容的等效電阻(ESR)產生的零點，補償掉極點分離后的誤差放大器的主極點。這樣，整個線性穩壓器環路表現為一個單級點系統特性，從而實現比傳統低壓差線性穩壓器較高的穩定性。為了在任何負載大小下都能實現較高的PSRR，本發明通過對第二級運放結構的改進，使得誤差放大器的PSRR中A_ddEA始終相當趨近于1，且不受負載電流的影響，來實現高的低壓差線性穩壓器環路PSRR。

附圖說明

圖1為本申請的低壓差線性穩壓器零極點示意圖；

圖2為本申請的一種低壓差線性穩壓器的結構示意圖。

圖3為本申請的一種低壓差線性穩壓器環路示意圖。

圖4為本申請的一種具體的低壓差線性穩壓器電路。

圖5為本申請的一種“A”型運放示意圖。

圖6為本申的一種PMOS管輸入共源級運放示意圖。

具體實施方式

首先，低壓差線性穩壓器環路穩定性的實現：

在傳統的輸出電流為300mA以上的低壓差線性穩壓器應用中，絕大部分需要使用片外電容穩壓。使用片外電容穩壓的低壓差線性穩壓器，通常環路的主極點為輸出極點。且輕載和重載時該極點位置變化很大，在輕載時該主極點位置最靠后，此時整個環路穩定性最差。為了實現較高的環路增益，誤差放大器需要做兩級運放，這樣誤差放大器就會有兩個極點。所以整個低壓差線性穩壓器環路會有三個極點，環路的零極點如圖1所示。p₁為主極點，即輸出極點。p₂為次極點，即誤差放大器的主極點。p₃為第三極點，即誤差放大器的次主極點。