[發明專利]片上生成硬件配置信息的芯片架構及其執行方法

在審

• 申請號: 201710016922.5
• 申請日: 2017-01-11
• 公開（公告）號: CN106843948A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 牛昕宇
• 申請（專利權）人: 上海鯤云信息科技有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 上海光華專利事務所31219
• 代理人: 徐秋平

技術領域

本發明涉及邏輯可編程陣列芯片領域，特別是涉及片上生成硬件配置信息的芯片架構及其執行方法。

背景技術

邏輯可編程陣列(FPGA)是一種在生產后可編程的集成電路芯片。芯片中電路提供可編程節點，可根據用戶設定重新定義電路邏輯。相比于傳統處理芯片CPU，FPGA可提供針對特定問題的高度優化電路，提升百倍級別計算性能。相比于傳統集成電路芯片(ASIC)，FPGA提供更靈活的計算方案。

邏輯可編程陣列芯片中含有存儲硬件電路配置文件的配置存儲單元(CM)。與應用專用芯片相比(ASIC)，配置存儲單元支持對于硬件電路配置進行更新，從而在無需流片的情況下更新硬件電路，提供更強的通用性。在實際應用中，邏輯可編程陣列芯片所提供的通用性及硬件高性能支持其在各個領域的應用。當CM中的硬件配置文件更新完畢后，硬件電路采用同一配置處理數據。

對于邏輯可編程陣列芯片，在CM的配置文件確認前，不同的電路配置可以進行設計及優化提供最優的硬件性能。然而在配置文件確認后，邏輯可編程陣列芯片與ASIC的處理方式一致：固定的硬件電路處理不同的數據。當應用執行中所支持的操作需要變換時，邏輯可編程陣列芯片需要支持所有可能的硬件電路，從而根據應用執行條件在可能的硬件電路中挑選。在此情況下，所有可能的硬件電路中只有1個硬件電路得到執行，其余電路處于閑置狀態。當應用中操作的變換可能增多時，對應的閑置硬件電路增多，采用硬件支持應用的性能增加迅速消失：受限于動態操作(擁有多于一種執行操作可能的操作，如if-else語句)，邏輯可編程芯片上所支持的硬件模塊不再為特殊操作而定制，轉為支持該動態操作所有的可能操作的通用電路，降低了所支持的定制硬件性能。

為解決這一問題，可采用動態可重構技術，在應用執行過程中更新CM中的配置文件。動態可重構技術準備不同的硬件電路配置，每個配置對應動態操作的一種可能，并在動態操作在不同操作間切換時將不同配置文件寫入CM，更新對應的定制硬件。每個硬件配置下都可保證最優的硬件性能。動態可重構方法解決了硬件電路在每個可能操作下硬件優化的問題，與之而來的是其所需的額外的更新配置文件時間，稱為重構時間。為降低重構時間，部分可重構的概念被引入：每次重構配置文件只改變需要變動部分，從而降低重構時間。部分可重構技術的重構時間仍然在毫秒至秒級范圍。為了進一步降低部分重構時間，配置文件中相同的內容被同時配置。在“An area-efficient partially reconfigurable crossbar switch with low reconfiguration delay,”FPL,2012,pp.400–406以及“Staticroute:A novel router for the dynamic partial reconfiguration of FPGAs,”FPL,2013,pp.1–7中，配置文件中相同的內容同時寫入，減少了控制時間。然而減少后的配置時間仍然在次毫秒級。例如，在“A high I/O reconfigurable crossbar switch,”FCCM,2003,pp.3–10中，對于運行與150Mhz的硬件電路，配置優化后的部分重置電路耗時220us。對于需要快速改變的動態操作，重構時間成本抵消了因為重置帶來的性能優勢。

為進一步降低重構時間，專利U.S.Pat.No.5,426,378to Randy T.Ong entitled“Programmable Logic Device Which Stores More Than One Configuration and Means for Switching Configurations”，U.S.Pat.No.6,829,756B1to Stephen M.Trimberger entitled“Programmable Logic Device with Time-Multiplexed Interconnect”，和U.S.Pat.No.8,664,974B2to Rohe et al.entitled“Operational Time Extension”中描述了一種新的硬件重構方式：邏輯可編程芯片中包含多個CM，每個CM中存儲針對動態操作中某一可能操作的優化電路，硬件電路根據應用情況在不同CM間切換。由于所有配置文件存儲于芯片內部存儲器中，硬件電路可在一個時鐘周期內(10ns左右)完成電路切換。為支持在一個時鐘內的硬件電路重構，所有可能的CM都需存儲于芯片內部，大大增加了芯片的面積和功耗。對于不需要迅速重構的應用，這大大降低應用性能。

發明內容