[發明專利]基于數據流的硬件加速方法及系統

有效

• 申請號: 201710016921.0
• 申請日: 2017-01-11
• 公開（公告）號: CN106776044B
• 公開（公告）日: 2020-02-04
• 發明（設計）人: 牛昕宇
• 申請（專利權）人: 深圳鯤云信息科技有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 31219 上海光華專利事務所(普通合伙)
• 代理人: 徐秋平

本發明提供硬件加速方法及系統，包括：獲取節點的計算任務量及其含有的計算模塊的并行計算信息，計算完成計算任務量的時間；以節點在約束條件下計算時間最短的原則，優化節點定制硬件模塊；當檢測到存在資源空閑的節點時，將定制硬件模塊的相關配置載入其中，形成重構的硬件計算節點，該節點通過其接口將計算結果傳遞至其他節點來完成拓展。本發明還提供執行采用上述方法的加速器的方法及系統，包括：監控硬件加速器中各個節點的使用情況；當監測到出現資源空閑的節點時，估測拓展重構成本與重構后獲得性能收益，若性能收益大于重構成本，則啟動計算拓展，將目標計算節點拓展到資源空閑的節點中。本發明最大限度地利用節點計算，提供高計算性能。

技術領域

本發明涉及硬件加速領域，特別是涉及硬件加速方法及系統、硬件加速器執行方法及系統。

背景技術

邏輯可編程陣列(FPGA)是一種在生產后可編程的集成電路芯片。芯片中電路提供可編程節點，可根據用戶設定重新定義電路邏輯。相比于傳統處理芯片CPU，FPGA可提供針對特定問題的高度優化電路，提升百倍級別計算性能；相比于傳統集成電路芯片ASIC，FPGA可提供更靈活的計算方案。

近年來，云計算等大型服務器架構發展迅速，用以支持更高性能的應用。與此同時，受限于芯片功耗，計算應用對于性能的需求增速大大超過大型計算的性能提升速率。高性能應用生產專用ASIC芯片可以提供更高的計算性能，然而專業ASIC芯片的長研發生產周期及高研發費用無法支持服務器應用的迅速迭代。

FPGA結合了軟件的迅速開發迭代及硬件的高性能特性。可重構應用基于FPGA芯片內部可重構邏輯開發定制硬件，并可通過FPGA芯片重構流程編寫芯片硬件邏輯。定制硬件更新可通過改寫FPGA內部配置文件，無需重新流片，可同時滿足大型服務器對于快速應用迭代及高性能需求。采用FPGA的大型服務器包含多個計算節點。不同于通用CPU服務器，硬件資源共享可通過軟件實現，每個硬件計算節點同一時間智能支持一種定制化硬件。大型服務器中的計算應用隨時占用和釋放計算資源，為基于定制硬件的服務器資源共享帶來了挑戰。

圖1展示了一個典型的計算案例：ABCD為4個硬件計算節點，其中A節點在0秒開始為空閑，B、C、D分別在2、3、4秒被應用釋放，變為空閑資源。圖1支持的三種應用分別是：單節點應用(OneNode)、四節點應用(FourNode)以及動態應用(Dynamic)，在本計算案例中假設應用的性能隨采用的計算節點線性降低。ABD每個計算節點每秒處理應用中一個計算任務，C節點含有更多的計算資源，每秒處理兩個計算任務，而應用中包含8個計算任務。在該案例中，單節點應用只使用一個節點支持計算，在應用開始時(0秒)，只有A節點空閑，執行8個計算任務需要8秒時間；四節點應用需要4個空閑計算節點，在0到4秒間，由于沒有4個空閑節點，應用無法執行，直至第4秒開始，4個節點都空閑后，應用占用4個計算節點開始執行，并使用1.6秒時間執行完所有的計算任務，總共耗時5.6秒；動態應用使用所有的空閑資源，并隨著空閑應用的增加而逐步延展，如圖1所示，在0到2秒，A節點被占用，執行了兩個計算任務，在2秒，應用延展到B節點，AB節點在一秒內計算了兩個計算任務，在3秒，應用延展到C節點，ABC節點在1秒內完成剩余的4個計算任務(C節點每秒可以執行2個計算任務)，應用執行時間為4秒，達到最小值，所有計算資源沒有空閑時間。

可見，動態應用可以最大限度地利用基于FPGA的硬件計算節點，從而提供最高的計算性能。由此，本申請提出一種動態可延展硬件加速技術，有利于動態應用的開發、優化、及執行。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供硬件加速方法及系統、硬件加速器執行方法及系統，用于解決現有技術中ASIC芯片因研發生產周期長、研發費高用無法很好地支持服務器應用的迅速迭代的問題。