[發明專利]電荷泵電路、電荷泵系統和存儲器

有效

• 申請號: 201710011837.X
• 申請日: 2017-01-06
• 公開（公告）號: CN106787691B
• 公開（公告）日: 2019-08-27
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07;G11C5/14
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種電荷泵電路，其特征在于，包括：

電荷泵單元，其輸入端耦接所述電荷泵電路的輸入端，其輸出端耦接所述電荷泵電路的輸出端；

時鐘升壓電路，接收時鐘信號，適于將所述時鐘信號進行升壓，以輸出升壓時鐘信號；

升壓電路，接收所述升壓時鐘信號，適于基于所述升壓時鐘信號提升電壓，以輸出升壓信號；

傳輸電路，適于將所述升壓信號傳輸至所述電荷泵單元；所述時鐘升壓電路包括：

第一電容單元，所述第一電容單元的第一端接收反相時鐘信號，所述反相時鐘信號與所述時鐘信號反相；

第一開關單元，具有第一開啟特性，其控制端接收所述反相時鐘信號，其第一端耦接電源；

第二開關單元，具有所述第一開啟特性，其控制端接收所述升壓時鐘信號，其第一端耦接所述第一開關單元的第二端，其第二端耦接所述第一電容單元的第二端；

第三開關單元，具有所述第一開啟特性，其控制端接收所述時鐘信號，其第一端耦接所述第二開關單元的第二端，其第二端輸出所述升壓時鐘信號；

第四開關單元，具有不同于所述第一開啟特性的第二開啟特性，其控制端接收所述時鐘信號，其第一端耦接所述第三開關單元的第二端，其第二端接地。

2.根據權利要求1所述的電荷泵電路，其特征在于，所述時鐘信號為周期信號，且在每一周期內具有高電平和低電平，所述時鐘升壓電路適于將反相時鐘信號每一周期內的高電平進行升壓，并保持低電平不變，以得到所述升壓時鐘信號。

3.根據權利要求2所述的電荷泵電路，其特征在于，所述時鐘升壓電路為倍壓電路，適于將所述時鐘信號的幅度升壓為兩倍。

4.根據權利要求1所述的電荷泵電路，其特征在于，

所述第一開關單元包括：第一PMOS管，所述第一PMOS管的柵極耦接所述第一開關單元的控制端，所述第一PMOS管的源極耦接所述第一開關單元的第一端，所述第一PMOS管的漏極耦接所述第一開關單元的第二端；

所述第二開關單元包括：第二PMOS管，所述第二PMOS管的柵極耦接所述第二開關單元的控制端，所述第二PMOS管的源極耦接所述第二開關單元的第一端，所述第二PMOS管的漏極耦接所述第二開關單元的第二端；

所述第三開關單元包括：第三PMOS管，所述第三PMOS管的柵極耦接所述第三開關單元的控制端，所述第三PMOS管的源極耦接所述第三開關單元的第一端，所述第三PMOS管的漏極耦接所述第三開關單元的第二端。

5.根據權利要求1所述的電荷泵電路，其特征在于，所述第四開關單元包括：

第一NMOS管，所述第一NMOS管的柵極耦接所述第四開關單元的控制端，所述第一NMOS管的源極耦接所述第四開關單元的第二端；

第二NMOS管，所述第二NMOS管的柵極耦接電源，所述第二NMOS管的源極耦接所述第一NMOS管的漏極，所述第二NMOS管的漏極耦接所述第四開關單元的第一端。

6.根據權利要求1所述的電荷泵電路，其特征在于，所述第一電容單元包括第一電容，所述第一電容的第一端耦接所述第一電容單元的第一端，所述第一電容的第二端耦接所述第一電容單元的第二端；

所述升壓電路包括：第二電容，所述第二電容的第一端耦接所述升壓電路的輸入端，所述第二電容的第二端耦接所述升壓電路的輸出端。

7.根據權利要求6所述的電荷泵電路，其特征在于，所述第一電容的柵氧化層厚度小于所述第二電容的柵氧化層厚度。

8.根據權利要求6所述的電荷泵電路，其特征在于，所述第一電容包括：第四PMOS管，所述第四PMOS管的柵極耦接所述第一電容的第一端，所述第四PMOS管的襯底耦接所述第四PMOS管的源極、漏極以及所述第一電容的第二端。