[發明專利]平坦化方法

有效

• 申請號: 201710011311.1
• 申請日: 2017-01-06
• 公開（公告）號: CN108281354B
• 公開（公告）日: 2022-07-12
• 發明（設計）人: 黃柏誠;李昱廷;蔡傅守;林文欽;劉俊良
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種平坦化方法，包含提供一基底，具有一主表面。一凸起結構，位于主表面上。形成一絕緣層，共型地覆蓋主表面以及凸起結構的頂面及側壁。形成一停止層，位于絕緣層上并且至少覆蓋凸起結構的頂面。然后全面性地形成一第一介電層，并以一化學機械研磨制作工藝移除部分第一介電層直到暴露出停止層，得到一上表面。形成一預定厚度的第二介電層，覆蓋上表面。

技術領域

本發明涉及半導體制作工藝領域，特別涉及一種平坦化方法。

背景技術

動態隨機存取存儲器(dynamic random access memory,DRAM)屬于一種揮發性存儲器，包含由多個存儲單元(memory cell)構成的陣列區(array area) 以及控制電路所在的周邊區(peripheral area)。一般而言，各存儲單元是由一晶體管(transistor)連接一電容器(capacitor)的結構(1T1C)，通過電容存儲電荷來達到存儲數據的目的。

隨著制成世代的演進，為了縮小存儲單元的尺寸而制作出具備更高集密度的芯片，存儲器的結構已朝向三維(three-dimensional)發展，例如采用冠式電容結構(crown-type capacitor)，其存儲單元的電容是以垂直的方向設置在晶體管上，不僅可大幅減少電容占據的平面面積，制作上也更具彈性，例如可簡單通過增加電容的高度來增加電容的電極的接觸面積而得到更大的電容量。

然而，冠式電容結構(crown-type capacitor)使得存儲器的陣列區和周邊區之間具有明顯的階梯差(step height)，造成后續平坦化制作工藝的控制更加困難。因此，本領域仍須要一種改良的平坦化制作工藝，可克服明顯的階梯差而得到一平坦的上表面。

發明內容

本發明目的在于提供一種改良的平坦化方法，可較準確控制而制作出理想的平坦上表面。

本發明第一方面提供的平坦化方法，包含下列步驟。首先，提供一基底，具有一主表面，以及一凸起結構，位于該主表面上。接著，形成一絕緣層，共型地覆蓋該主表面以及該凸起結構的頂面及側壁，以及一停止層，位于該絕緣層上并且至少覆蓋該凸起結構的頂面。然后，全面性地形成一第一介電層，并進行一化學機械研磨制作工藝，移除部分該第一介電層直到暴露出覆蓋該凸起結構的頂面的該停止層，得到一包含該停止層以及該第一介電層的平坦的上表面。后續，形成一預定厚度的第二介電層，覆蓋該上表面。

本發明第二方面提供的平坦化方法，包含下列步驟。首先，提供一基底，具有一主表面，以及一凸起結構，位于該主表面上。接著，形成一預定厚度的絕緣層，共型地覆蓋該主表面以及該凸起結構的頂面及側壁，以及一停止層，位于該絕緣層上并且僅覆蓋該凸起結構的頂面。然后，全面性地形成一第一介電層，并進行一化學機械研磨制作工藝，移除部分該第一介電層直到暴露出覆蓋該凸起結構的頂面的該停止層，得到一包含該停止層以及該第一介電層的平坦的上表面。后續，移除該停止層，暴露出覆蓋該凸起結構頂面的該絕緣層。

附圖說明

圖1至圖7為本發明第一實施例的步驟剖面示意圖，其中圖7為圖6所示步驟的一變化型；

圖8至圖14為本發明第二實施例的步驟剖面示意圖，其中圖14為圖13 所示步驟的一變化型；

圖15至圖20為本發明第三實施例的步驟剖面示意圖。

主要元件符號說明

10 基底

10a 主表面

12 凸起結構

12a 頂面

12b 側壁

14 蓋層

16 絕緣層