[發明專利]半導體元件以及其制作方法

有效

• 申請號: 201710011195.3
• 申請日: 2017-01-06
• 公開（公告）號: CN108281424B
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 劉姿岑;馮立偉;何建廷
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種半導體元件，其特征在于，包括：

基板，包括多個主動區，且各該主動區包括兩個源極/漏極區，分別位于各該主動區的兩端；

多條字符線，設置于該基板中，且各該字符線沿著一第一方向延伸設置；

多條位線，設置于該基板上，且各該位線沿著一第二方向延伸設置并橫跨該多條 字符線，其中各該源極/漏極區分別設置于由任兩相鄰的該多條 字符線與任兩相鄰的該多條位線圍繞出的一區域中，各位線的側壁上設置有間隙壁；

多個存儲節點接觸，分別設置于多個源極/漏極區上，其中各該存儲節點接觸的上表面于該第二方向上的寬度小于各該存儲節點接觸的下表面于該第二方向上的寬度；以及

多個絕緣區塊，設置于任兩相鄰的該多條 位線之間的該多條 字符線上，其中任兩相鄰的該多個絕緣區塊之間具有一穿孔，且各該存儲節點接觸分別設置于各該穿孔中。

2.如權利要求1所述的半導體元件，其特征在于，各該存儲節點接觸于該第二方向上具有梯形形狀。

3.如權利要求1所述的半導體元件，其特征在于，各該絕緣區塊于該第二方向上具有一倒梯形形狀。

4.如權利要求1所述的半導體元件，其特征在于，還包括多個存儲節點，分別設置于該多個存儲節點接觸上。

5.如權利要求1所述的半導體元件，其特征在于，各該存儲節點接觸包括多層結構。

6.一種半導體元件的制作方法，其特征在于，包括：

提供一基板、多條字符線以及多條位線，其中該基板包括多個主動區，各該主動區包括兩個源極/漏極區，該多條 字符線嵌入該基板中，各該字符線沿著一第一方向延伸設置，該多條 位線設置于該基板上，各該位線沿著一第二方向延伸設置并橫跨該多條 字符線，且各該源極/漏極區分別設置于由任兩相鄰的該多條 字符線與任兩相鄰的該多條 位線圍繞出的一區域中；

在該基板上形成多條介電條，各該介電條分別設置于任兩相鄰的該多條 位線之間；

圖案化各該介電條，以于各該源極/漏極區上分別形成一介電區塊，其中任兩相鄰的多個介電區塊之間具有一第一穿孔；

在各該第一穿孔中分別形成一絕緣區塊；

移除該多個介電區塊，以于任兩相鄰的多個絕緣區塊之間形成一第二穿孔；以及

在各該第二穿孔中分別形成一存儲節點接觸，其中各該存儲節點接觸的上表面于該第二方向上的寬度小于各該存儲節點接觸的下表面于該第二方向上的寬度。

7.如權利要求6所述的半導體元件的制作方法，其特征在于，圖案化各該介電條包括：

在多個介電條與該多條 位線上形成一掩模圖案，其中該掩模圖案包括多個條狀開孔，橫跨該多個介電條以及該多條 位線；以及

以該掩模圖案為一掩模進行一蝕刻制作工藝，以蝕刻該多個介電條，進而形成該多個介電區塊，其中各該介電區塊的上表面于該第二方向上的寬度小于各該介電區塊的下表面于該第二方向的寬度。

8.如權利要求6所述的半導體元件的制作方法，其特征在于，形成該多個絕緣區塊包括：

在該多個介電區塊與該多條 位線上沉積一絕緣層，其中該絕緣層填滿多個第一穿孔；以及

進行一蝕刻制作工藝，以蝕刻該絕緣層，直到暴露出該多個介電區塊，進而形成該多個絕緣區塊，其中各該絕緣區塊于該第二方向上具有一倒梯形形狀。

9.如權利要求6所述的半導體元件的制作方法，其特征在于，提供該基板、該多條 字符線與該多條 位線還包括提供一蝕刻停止層，覆蓋該基板與該多條 字符線。

10.如權利要求9所述的半導體元件的制作方法，其特征在于，形成該第二穿孔還包括蝕刻該蝕刻停止層，以暴露出多個源極/漏極區。

11.如權利要求6所述的半導體元件的制作方法，其特征在于，還包括于各該存儲節點接觸上分別形成一存儲節點。