[發明專利]CMOS納米線結構

有效

• 申請號: 201710010690.2
• 申請日: 2011-12-23
• 公開（公告）號: CN106653694B
• 公開（公告）日: 2019-10-18
• 發明（設計）人: S·金;K·J·庫恩;T·加尼;A·S·默西;A·卡佩拉尼;S·M·塞亞;R·里奧斯;G·A·格拉斯
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/84;H01L27/092;H01L27/12;H01L29/06;H01L29/423;H01L21/335;H01L29/775;B82Y10/00
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊;王英

1.一種半導體結構，包括：

第一半導體器件，包括：

設置于基底上方的第一納米線，所述第一納米線在所述基底上方的第一距離處具有中點而在所述第一納米線與所述基底之間沒有任何介入納米線，并且所述第一納米線包括分離的溝道區和在所述分離的溝道區的兩側上的分離的源區和漏區，其中，所述第一納米線的一部分是非分離的；

第一柵電極疊層，完全圍繞所述第一納米線的所述分離的溝道區；以及

第一對接觸部，完全圍繞所述第一納米線的所述分離的源區和漏區；以及

與所述第一半導體器件橫向相鄰的第二半導體器件，所述第二半導體器件包括：

第二納米線，所述第二納米線設置于所述基底上方而在所述第二納米線與所述基底之間沒有任何介入納米線，所述第二納米線在所述基底上方的第二距離處具有中點，并且所述第二納米線包括分離的溝道區和在所述分離的溝道區的兩側上的分離的源區和漏區，其中，所述第一距離不同于所述第二距離，其中，所述第二納米線的一部分是非分離的；

第二柵電極疊層，完全圍繞所述第二納米線的所述分離的溝道區；以及

第二對接觸部，完全圍繞所述第二納米線的所述分離的源區和漏區。

2.如權利要求1所述的半導體結構，其中，所述第一納米線本質上包含選自于由硅、應變硅、硅鍺(Si_xGe_y，其中0<x<100，且0<y<100)、碳化硅、摻雜碳的硅鍺和III-V族化合物構成的組中的材料，并且其中，所述第二納米線本質上包含選自于由硅、應變硅、硅鍺(Si_xGe_y，其中0<x<100，且0<y<100)、摻雜碳的硅鍺和III-V族化合物構成的組中的不同材料。

3.如權利要求2所述的半導體結構，其中，所述第一半導體器件是NMOS器件，并且所述第二半導體器件是PMOS器件。

4.如權利要求1所述的半導體結構，其中，所述第一納米線和所述第二納米線設置于體晶體基底上方，所述體晶體基底具有設置于其上的介入電介質層。

5.如權利要求1所述的半導體結構，其中，所述第一納米線和所述第二納米線設置于體晶體基底上方，所述體晶體基底不具有設置于其上的介入電介質層。

6.如權利要求1所述的半導體結構，還包括：

第一對間隔物，設置于所述第一柵電極疊層與所述第一對接觸部之間；以及

第二對間隔物，設置于所述第二柵電極疊層與所述第二對接觸部之間。

7.一種制造半導體結構的方法，所述方法包括：

形成第一半導體器件，所述第一半導體器件包括形成于基底上方的第一納米線，所述第一納米線在所述基底上方的第一距離處具有中點而在所述第一納米線與所述基底之間沒有任何介入納米線，并且所述第一納米線包括分離的溝道區和在所述分離的溝道區的兩側上的分離的源區和漏區，所述第一半導體器件包括完全圍繞所述第一納米線的所述分離的溝道區的第一柵電極疊層，并且所述第一半導體器件包括完全圍繞所述第一納米線的所述分離的源區和漏區的第一對接觸部，其中，所述第一納米線的一部分是非分離的；以及

形成與所述第一半導體器件橫向相鄰的第二半導體器件，所述第二半導體器件包括第二納米線，所述第二納米線形成于所述基底上方而在所述第二納米線與所述基底之間沒有任何介入納米線，所述第二納米線在所述基底上方的第二距離處具有中點，并且所述第二納米線包括分離的溝道區和在所述分離的溝道區的兩側上的分離的源區和漏區，其中，所述第一距離不同于所述第二距離，所述第二半導體器件包括完全圍繞所述第二納米線的所述分離的溝道區的第二柵電極疊層，并且所述第二半導體器件包括完全圍繞所述第二納米線的所述分離的源區和漏區的第二對接觸部，其中，所述第二納米線的一部分是非分離的。