[發明專利]高壓ESD保護觸發電路

在審

• 申請號: 201710004410.7
• 申請日: 2017-01-04
• 公開（公告）號: CN106786463A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 鄧樟鵬
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 戴廣志

技術領域

本發明涉及一種靜電釋放(Electro Static Discharge，ESD)保護的觸發電路，特別是一種高壓ESD保護觸發電路。

背景技術

在集成電路生產、封裝、測試、存放、搬運過程中，靜電放電作為一種不可避免的自然現象而普遍存在。隨著集成電路工藝特征尺寸的減小和各種先進工藝的發展，集成電路被ESD現象損毀的情況越來越普遍，有關研究調查表明，集成電路失效產品的30％都是由于遭受靜電放電現象所引起的。因此，使用高性能的ESD防護器件對集成電路電路加以保護顯得十分重要。

圖1示出了現有技術ESD的保護電路圖?，F有ESD保護電路包括NMOS管和電阻，NMOS管的漏極連接輸入輸出(IO)襯墊(PAD)，NMOS管的源極接地，電阻連接在NMOS管的柵極和源極之間。在ESD正脈沖產生時，ESD正脈沖會使高壓通過NMOS管的漏柵電容耦合到柵極使NMOS管打開，從而實現靜電釋放。圖1中作為輸出電路的N型驅動管(N_driver)即NMOS管N102也會直接接觸到ESD正脈沖，NMOS管的漏極連接輸入輸出襯墊、源極接地，NMOS管的柵極連接驅動信號Pre-drive，驅動信號Pre-drive由內部電路(未示出)提供。NMOS管本來是作為輸出電路的驅動管的，由于NMOS管的漏極之間和輸入輸出襯墊連接，故NMOS管身要具有ESD自保護能力?，F有技術中，為了使N_driver管即NMOS管具有ESD自保護能力，一般N_driver管需要按照ESD的規則(rule)來設計，即通過按照ESD的規則(rule)來設計使得N_driver有ESD自保護的能力。因為普通常規(normal)的NMOS的ESD自保護能力是相當弱的。而在ESD的rule中，一般都需要NMOS在漏區(drain)端增加硅化物阻擋層(silicide block，SB)。

常規的高壓IO的輸出一般要按照ESD的rule(規則)來設計，才會有較強的ESD自保護能力。而有些應用比如大驅動、開關管等要求使用的MOS非常大，通常要到幾千甚至幾萬微米，這個時候如果按照ESD的rule來設計會需要非常大的輸入輸出(IO)面積。如果按照常規的規則normal rule來設計，又常常不能均勻開啟，ESD自保護能力差，這個時候就需要ESD觸發電路來提高ESD自保護的能力。

發明內容

本發明要解決的技術問題是提供一種高壓ESD保護的觸發電路，能提高輸出驅動管的自保護能力。

為解決以上技術問題，本發明提供一種高壓ESD保護觸發電路，所述觸發電路包括：

一具有電壓鉗位的器件，其陰極接輸入輸出襯墊；

一電容，其第一端接輸入輸出襯墊；

一第一電阻和第二電阻；

一第一NMOS管，其源極接地，其柵極與所述電容的第二端相連接，其漏極與所述第二電阻的第一端相連接；

所述具有電壓鉗位的器件的陽極與所述第二電阻的第二端相連接，所述第一電阻的一端與所述電容的第二端以及所述第一NMOS管的柵極相連接，所述第一電阻的另一端接地。

優選地，所述電路還包括一驅動NMOS管，所述驅動NMOS管的柵極與所述具有電壓鉗位的器件的陽極相連接，所述驅動NMOS管的漏極接所述輸入輸出襯墊，所述驅動NMOS管的源極接地。

優選地，所述驅動NMOS管的柵極與第一NMOS管之間串聯所述第二電阻。

優選地，所述驅動NMOS管的柵極連接內部電路。

優選地，所述具有電壓鉗位的器件的擊穿電壓高于輸入輸出襯墊的工作電壓。

優選地，所述具有電壓鉗位的器件的擊穿電壓低于所述驅動NMOS管的擊穿電壓。

優選地，所述第一電阻為1000歐姆以上，所述第二電阻為1000歐姆以上。

優選地，所述具有電壓鉗位的器件為鉗位二極管。

優選地，所述具有電壓鉗位的器件為雙極結型晶體管。

優選地，所述具有電壓鉗位的器件為P-LDMOS管。

優選地，所述具有電壓鉗位的器件為N-LDMOS管。

本發明采用的高壓ESD保護觸發電路，讓大尺寸的驅動NMOS管(N_Driver，N型驅動管)的gate端在ESD時置高電位，均勻開啟驅動NMOS管(N_Driver管)的所有溝道幫助泄放ESD電流，提高ESD保護的能力。

附圖說明

圖1為現有技術的ESD保護電路圖。

圖2為本發明一較佳實施例的高壓ESD保護觸發電路圖。

具體實施方式