[發(fā)明專利]環(huán)繞式溝槽接觸部結(jié)構(gòu)和制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710003272.0
• 申請(qǐng)日: 2011-12-30
• 公開(kāi)（公告）號(hào): CN106887459B
• 公開(kāi)（公告）日: 2020-07-17
• 發(fā)明（設(shè)計(jì)）人: J·施泰格瓦爾德;T·加尼;O·戈隆茨卡
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L29/66
• 分類號(hào): H01L29/66;H01L29/78
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 鄔少俊;王英

1.一種半導(dǎo)體結(jié)構(gòu)，包括：

從單晶硅襯底延伸穿過(guò)隔離區(qū)的第一硅主體，所述第一硅主體具有頂部和橫向相對(duì)的側(cè)壁；

從單晶硅襯底延伸穿過(guò)隔離區(qū)的第二硅主體，所述第二硅主體具有頂部和橫向相對(duì)的側(cè)壁，并且所述第二硅主體與所述第一硅主體平行；

位于所述第一硅主體的頂部和所述第一硅主體的橫向相對(duì)的側(cè)壁之上、位于所述第二硅主體的頂部和所述第二硅主體的橫向相對(duì)的側(cè)壁之上、并且位于所述隔離區(qū)的一部分之上的柵電極，所述柵電極限定所述第一硅主體中的第一溝道區(qū)以及所述第二硅主體中的第二溝道區(qū)；

位于所述柵電極的第一側(cè)的所述第一溝道區(qū)的第一端的第一外延硅鍺源極區(qū)；

位于所述柵電極的第一側(cè)的所述第二溝道區(qū)的第一端的第二外延硅鍺源極區(qū)，所述第二外延硅鍺源極區(qū)與所述第一外延硅鍺源極區(qū)橫向相鄰但不與所述第一外延硅鍺源極區(qū)接觸或合并；

在所述第一外延硅鍺源極區(qū)與所述第二外延硅鍺源極區(qū)的橫向相鄰部分之間的第一縫隙，所述第一縫隙位于所述隔離區(qū)的最上部表面之上；

位于所述第一外延硅鍺源極區(qū)與所述第二外延硅鍺源極區(qū)之上的第一接觸部，所述第一接觸部包括：

位于所述第一外延硅鍺源極區(qū)與所述第二外延硅鍺源極區(qū)之上且位于所述第一縫隙之上但不位于所述第一縫隙之內(nèi)的第一氮化鈦?zhàn)钃鯇樱渲校龅谝坏佔(zhàn)钃鯇拥淖畹撞炕旧鲜瞧教沟模灰约?/p>

位于所述第一氮化鈦?zhàn)钃鯇拥淖畹撞可锨椅挥谒龅谝坏佔(zhàn)钃鯇拥臋M向相對(duì)的側(cè)壁之間的第一鎢插塞；

位于所述柵電極的第二側(cè)的所述第一溝道區(qū)的第二端的第一外延硅鍺漏極區(qū)，所述柵電極的第二側(cè)與所述柵電極的第一側(cè)相對(duì)；

位于所述柵電極的第二側(cè)的所述第二溝道區(qū)的第二端的第二外延硅鍺漏極區(qū)，所述第二外延硅鍺漏極區(qū)與所述第一外延硅鍺漏極區(qū)橫向相鄰但不與所述第一外延硅鍺漏極區(qū)接觸或合并；

在所述第一外延硅鍺漏極區(qū)與所述第二外延硅鍺漏極區(qū)的橫向相鄰部分之間的第二縫隙，所述第二縫隙位于所述隔離區(qū)的最上部表面之上；以及

位于所述第一外延硅鍺漏極區(qū)與所述第二外延硅鍺漏極區(qū)之上的第二接觸部，所述第二接觸部包括：

位于所述第一外延硅鍺漏極區(qū)與所述第二外延硅鍺漏極區(qū)之上且位于所述第二縫隙之上但不位于所述第二縫隙之內(nèi)的第二氮化鈦?zhàn)钃鯇樱渲校龅诙佔(zhàn)钃鯇拥淖畹撞炕旧鲜瞧教沟模灰约?/p>

位于所述第二氮化鈦?zhàn)钃鯇拥淖畹撞可锨椅挥谒龅诙佔(zhàn)钃鯇拥臋M向相對(duì)的側(cè)壁之間的第二鎢插塞。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一接觸部位于所述第一外延硅鍺源極區(qū)的上方并且與所述第一外延硅鍺源極區(qū)間隔開(kāi)，并且所述第一接觸部位于所述第二外延硅鍺源極區(qū)的上方并且與所述第二外延硅鍺源極區(qū)間隔開(kāi)，并且其中，所述第二接觸部位于所述第一外延硅鍺漏極區(qū)的上方并且與所述第一外延硅鍺漏極區(qū)間隔開(kāi)，并且所述第二接觸部位于所述第二外延硅鍺漏極區(qū)的上方并且與所述第二外延硅鍺漏極區(qū)間隔開(kāi)。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，還包括：

位于所述第一接觸部與所述第一外延硅鍺源極區(qū)之間且位于所述第一接觸部與所述第二外延硅鍺源極區(qū)之間的第一接觸金屬層；以及

位于所述第二接觸部與所述第一外延硅鍺漏極區(qū)之間且位于所述第二接觸部與所述第二外延硅鍺漏極區(qū)之間的第二接觸金屬層。

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一鎢插塞和所述第二鎢插塞具有比所述第一接觸金屬層和所述第二接觸金屬層低的電阻率。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一氮化鈦?zhàn)钃鯇优c所述第二氮化鈦?zhàn)钃鯇泳哂?至5納米的厚度。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第一氮化鈦?zhàn)钃鯇优c所述第二氮化鈦?zhàn)钃鯇泳哂?納米的厚度。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括：

位于所述柵電極與所述第一硅主體之間且位于所述柵電極與所述第二硅主體之間的柵極電介質(zhì)層。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu)，其中，所述柵極電介質(zhì)層包括氧化鉿層，并且所述柵電極包括金屬。