[發明專利]一種實現柵極驅動電路的系統和方法

有效

• 申請號: 201710003085.2
• 申請日: 2017-01-03
• 公開（公告）號: CN106849621B
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 姚超;張允超;夏正蘭;趙時峰;方烈義
• 申請（專利權）人: 昂寶電子（上海）有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 孫洋

本發明涉及一種實現柵極驅動電路的系統和方法。提供了一種實現柵極驅動電路的系統，包括：驅動芯片，包括高邊(high?side)控制電路，包括高邊驅動管、第一P溝道金屬氧化物半導體PMOS開關和第二PMOS開關、以及高邊延時組件，其中高邊延時組件的輸入接收柵極電壓檢測信號并且輸出連接到并聯的第一PMOS開關；以及低邊(low?side)控制電路，包括并聯連接的第一低邊驅動管和第二低邊驅動管，其中第一低邊驅動管的驅動能力大于第二低邊驅動管的驅動能力，以及低邊延時組件；以及MOS功率級，MOS功率級包括功率晶體管并且功率晶體管的柵極與高邊控制電路和低邊控制電路分別連接。

技術領域

本發明涉及電路領域，更具體地涉及一種應用于開關電源的新型柵極驅動電路實現方法，其可以在系統效率和EMI(Electro-Magnetic Interference，電磁干擾)之間進行很好的優化和折中。

背景技術

開關電源應用中，控制外部功率MOS(Metal Oxide Semiconductor，金屬氧化物半導體)開關的芯片級驅動電路設計，需要在保證較高的系統效率的前提下，滿足EMI要求。

在傳統的驅動電路設計中，上述兩個要求很難同時滿足，當驅動很強時，開關損耗可以降低，得到比較高的傳輸效率，但此時，EMI往往不能滿足要求。

圖1是示出了傳統的實現柵極驅動電路的系統的簡化圖。圖1中包括了驅動芯片和外部功率MOS。

圖2是示出了如圖1中所示的系統的Vg波形圖。不同強度的Gate驅動下的Vg波形對比如圖2所示。如圖2的實線所示，在驅動較強時，柵級驅動波形的上升沿和下降沿都比較快，且波形上會呈現明顯的振蕩，這會影響EMI特性。另一方面，如虛線所示，在驅動較弱時，柵級驅動波形的上升沿和下降沿變得比較緩慢，振蕩得以抑制，但驅動損耗會增大。

如圖2所示，當施加電壓時，將產生輸入電流I_gate＝I₁+I₂；施加柵-源電壓Vgs，則漏-源電壓Vds就會下降。在導通或關斷過程中，柵-源極的總等效電容器Ceq如等式1所示：

I_gate＝I₁+I₂＝(Cgd×(1+Av)+Cgs)×dVgs/dt＝Ceq×dVgs/dt (等式1)

其中，I_gate為柵極電流，I₁為流過柵漏電容器Cgd的電流，I₂為流過柵源電容器Cgs的電流，而(1+Av)稱作米勒效應參數，它描述了輸出和輸入之間的電容反饋。當柵-漏電壓接近于零時，將會產生米勒效應。在MOS開通前，D極電壓大于G極電壓，MOS寄生電容器Cgd儲存的電量需要在其導通時注入G極與其中的電荷中和。米勒效應會嚴重增加MOS的開通損耗，產生米勒平臺，從而MOS管不能迅速進入導通或關斷狀態。

提出過一些改善的架構，然而其通常只能對驅動上升和下降沿做等量的調節，而無法對上升和下降沿分別調節，靈活性差。如果希望對上升和下降沿分別做調節，可對上升沿和下降沿引入不同的電阻，但這樣的驅動架構也很難在損耗和EMI之間做很好的折中。

實際系統設計時，解決EMI的系統本質上就是要在上升沿或者下降沿的米勒平臺之前，將驅動能力減弱，減小如圖2所示的開啟和關斷振蕩，以減小對EMI的影響。但在Vg米勒平臺結束之前，希望將驅動能力加強，快速開啟或者關斷功率MOS管，以最大限度降低驅動損耗，提高效率。本發明中，將提供可以在效率和EMI要求之間進行很好折中的驅動架構。

發明內容