[發(fā)明專利]一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀

在審

• 申請?zhí)枺?/td>: 201710001513.8
• 申請日: 2017-01-03
• 公開（公告）號: CN106771596A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計）人: 張超;鄒洋;余廷軍
• 申請（專利權(quán)）人: 成都玖錦科技有限公司
• 主分類號: G01R23/165
• 分類號: G01R23/165
• 代理公司: 成都坤倫厚樸專利代理事務(wù)所(普通合伙)51247
• 代理人: 劉坤

技術(shù)領(lǐng)域

本發(fā)明涉及頻譜分析儀領(lǐng)域，尤其涉及一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀。

背景技術(shù)

傳統(tǒng)臺式頻譜分析儀已經(jīng)非常成熟。但是傳統(tǒng)臺式頻譜分析儀無法擺脫獨立使用、手動操作的使用模式。在自動化測試測量領(lǐng)域，傳統(tǒng)臺式頻譜分析儀有很多局限，不太適合高度集成的系統(tǒng)測試，而且該種儀器笨重、顯示屏小，不利于觀察。同時該種儀器功耗大、環(huán)境噪聲大、體積大且價格昂貴，不適應(yīng)節(jié)能減排的大潮流。AD9364收發(fā)器是一款高度集成的射頻收發(fā)器，該收發(fā)器集成了射頻收發(fā)通路所需的放大、混頻、濾波、DAC等模塊，可以實現(xiàn)射頻信號的收發(fā)功能，大大縮小設(shè)備體積。

再者，由于計算機功能的強大，能夠適配計算機的小巧靈活儀器已成為現(xiàn)有儀器的發(fā)展趨勢。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種尺寸為標(biāo)準(zhǔn)PCIE子卡尺寸的頻譜分析儀。

為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是：

一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀，所述的頻譜分析儀包括依次順序連接的、安裝在同一塊基板上的射頻前端模塊、基帶處理模塊、數(shù)字信號處理模塊、高速通信模塊，所述高速通信模塊采用PCIE總線與上位機相連，所述的上位機內(nèi)設(shè)置頻譜分析模塊。所述基帶處理模塊采用AD9364射頻收發(fā)器進(jìn)行基帶處理。所述PCIE總線與上位機之間的接口選用標(biāo)準(zhǔn)PCIE通信金手指。

優(yōu)選的，所述的頻譜分析儀還包括安裝在基板上的信號輸入接口、參考時鐘輸入接口、參考時鐘輸出接口。所述的信號輸入接口、參考時鐘輸入接口、參考時鐘輸出接口分別與射頻前端模塊的輸入端連接。

優(yōu)選的，所述信號輸入接口為SMA接口或N接口。

本發(fā)明的有益效果是：基帶處理模塊采用AD9364射頻收發(fā)器進(jìn)行基帶處理，集成了射頻收發(fā)通路所需的放大、混頻、濾波、DAC等功能，大大縮小了設(shè)備的體積。高速通信模塊采用PCIE總線與上位機相連，所述PCIE總線接口選用標(biāo)準(zhǔn)PCIE通信金手指，方便插入計算機主機PCIE卡槽內(nèi)，在計算機普及的今天，具有廣泛地使用性。

附圖說明

圖1是本發(fā)明的原理框圖；

圖2是本發(fā)明的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖1～2進(jìn)一步闡述本發(fā)明。

如圖1-圖2所示，一種PCIE標(biāo)準(zhǔn)子卡形態(tài)的頻譜分析儀，所述的頻譜分析儀包括依次順序連接的、安裝在同一塊基板上的射頻前端模塊1、基帶處理模塊2、數(shù)字信號處理模塊3、高速通信模塊4，所述高速通信模塊4采用PCIE總線與上位機相連。所述的上位機內(nèi)設(shè)置頻譜分析模塊5。所述基帶處理模塊2采用AD9364射頻收發(fā)器進(jìn)行基帶處理，所述PCIE總線與上位機之間的接口選用標(biāo)準(zhǔn)PCIE通信金手指6。所述基帶處理模塊2采用AD9364射頻收發(fā)器進(jìn)行基帶處理，AD9364射頻收發(fā)器集成了RF、混合信號、射頻信號收發(fā)的功能，大大縮小頻譜分析儀的體積。AD9364射頻收發(fā)器包括順序連接的低噪聲放大器、IQ放大器、混頻器、頻帶整形濾波器，頻帶整形濾波器可以將接收到的信號下變頻為基帶，以便進(jìn)行數(shù)字化。

所述數(shù)字信號處理模塊3將處理好的信號數(shù)據(jù)傳輸?shù)礁咚偻ㄐ拍K4中。所述高速通信模塊4遵循PCIE協(xié)議，數(shù)字信號處理模塊3傳輸?shù)男盘枖?shù)據(jù)通過高速通信模塊4的PCIE總線傳輸?shù)缴衔粰C中。所述PCIE總線傳輸具有數(shù)據(jù)傳輸率高的特點。所述頻譜分析模塊5對傳輸?shù)缴衔粰C的信號數(shù)據(jù)進(jìn)行高級分析的同時完成頻譜圖、瀑布圖、IQ圖、星座圖等顯示，同時進(jìn)行EVM、調(diào)制深度、信號幅度相位參數(shù)等測量。所述上位機可以選臺式計算機或筆記本式計算機或其他帶有中央處理器及主板的智能處理設(shè)備。

所述高速通信模塊4的PCIE總線接口選用標(biāo)準(zhǔn)PCIE通信金手指6。所述的頻譜分析儀還包括安裝在基板上的信號輸入接口7、參考時鐘輸入接口8、參考時鐘輸出接口9，所述的信號輸入接口7、參考時鐘輸入接口8、參考時鐘輸出接口9分別與射頻前端模塊1的輸入端連接。參考時鐘輸入接口8和參考時鐘輸出接口9與射頻前端模塊1連接，提供參考時鐘輸入輸出功能。

所述信號輸入接口7選用SMA接口，也可選用N型接口。