[發(fā)明專利]一種低功耗的微控制器SOC

在審

• 申請(qǐng)?zhí)枺?/td>: 201710000818.7
• 申請(qǐng)日: 2017-01-03
• 公開（公告）號(hào): CN106648033A
• 公開（公告）日: 2017-05-10
• 發(fā)明（設(shè)計(jì)）人: 萬(wàn)上宏;葉媲舟;涂柏生
• 申請(qǐng)（專利權(quán)）人: 深圳市博巨興實(shí)業(yè)發(fā)展有限公司
• 主分類號(hào): G06F1/32
• 分類號(hào): G06F1/32
• 代理公司: 深圳力拓知識(shí)產(chǎn)權(quán)代理有限公司44313
• 代理人: 李偉

技術(shù)領(lǐng)域

本發(fā)明涉及芯片技術(shù)領(lǐng)域，具體是一種低功耗的微控制器SOC。

背景技術(shù)

對(duì)于芯片設(shè)計(jì)來說，在設(shè)計(jì)目標(biāo)上往往存在沖突，即它們的性能要足夠強(qiáng)大，同時(shí)功耗又要足夠低。本發(fā)明提供一種低功耗的微控制器SOC設(shè)計(jì)方案。在微控制器SOC中，數(shù)據(jù)存儲(chǔ)空間由兩塊隨機(jī)存儲(chǔ)器（RAM1、RAM2）構(gòu)成。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要進(jìn)行小量的數(shù)據(jù)存取時(shí)，將電源門控單元（PGC）關(guān)斷，可以關(guān)斷第二隨機(jī)存儲(chǔ)器（RAM2）的供電電壓，從而節(jié)省功耗。在應(yīng)用中，當(dāng)微控制器SOC所處的應(yīng)用階段里需要保持存儲(chǔ)于第二隨機(jī)存儲(chǔ)器(RAM2)中的數(shù)據(jù)，但并不需要對(duì)RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲(chǔ)器 的“半工作電壓”，使RAM2處于“半功耗模式”，從而節(jié)省功耗。在微控制器SOC典型的應(yīng)用中，數(shù)據(jù)存儲(chǔ)器的功耗占總功耗的比例可超過30%，并且微控制器SOC需要進(jìn)行大量數(shù)據(jù)存取的時(shí)間比例比較小，通過本方案可以有效地降低微控制器SOC的功耗，同時(shí)方案具有很強(qiáng)的實(shí)用性。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種低功耗的微控制器SOC，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種低功耗的微控制器SOC，包括微控制器內(nèi)核、數(shù)據(jù)存儲(chǔ)器接口模塊、程序存儲(chǔ)器、第一隨機(jī)存儲(chǔ)器、第二隨機(jī)存儲(chǔ)器、供電電壓控制單元、電源模塊和電源門控單元PGC，所述微控制器內(nèi)核分別連接數(shù)據(jù)存儲(chǔ)器接口模塊和程序存儲(chǔ)器，數(shù)據(jù)存儲(chǔ)器接口模塊還分別連接第一隨機(jī)存儲(chǔ)器和第二隨機(jī)存儲(chǔ)器，第一隨機(jī)存儲(chǔ)器還連接電源模塊，第二隨機(jī)存儲(chǔ)器還連接供電電壓控制單元，供電電壓控制單元還連接電源門控單元PGC。

作為本發(fā)明的進(jìn)一步方案：所述電源門控單元PGC和電源模塊均連接電源VDD2。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：當(dāng)微控制器SOC所處的應(yīng)用階段里僅需要進(jìn)行小量的數(shù)據(jù)存取時(shí)，通過將電源門控單元（PGC）關(guān)斷，可以關(guān)斷第二隨機(jī)存儲(chǔ)器（RAM2）的供電電壓，從而節(jié)省功耗。當(dāng)微控制器SOC所處的應(yīng)用階段里需要保持存儲(chǔ)于第二隨機(jī)存儲(chǔ)器(RAM2)中的數(shù)據(jù)，但并不需要對(duì)RAM2進(jìn)行讀寫操作時(shí)，通過供電電壓控制單元（VSC）可以輸出第二隨機(jī)存儲(chǔ)器 的“半工作電壓”，使RAM2處于“半功耗模式”，從而節(jié)省功耗。在微控制器SOC典型的應(yīng)用中，數(shù)據(jù)存儲(chǔ)器的功耗占總功耗的比例可超過30%，并且微控制器SOC需要進(jìn)行大量數(shù)據(jù)存取的時(shí)間比例比較小，通過本方案可以有效地降低微控制器SOC的功耗，具有很強(qiáng)的實(shí)用性。

附圖說明：

圖1為本發(fā)明的整體框圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

請(qǐng)參閱圖1，一種低功耗的微控制器SOC，包括微控制器內(nèi)核、數(shù)據(jù)存儲(chǔ)器接口模塊、程序存儲(chǔ)器、第一隨機(jī)存儲(chǔ)器、第二隨機(jī)存儲(chǔ)器、供電電壓控制單元、電源模塊和電源門控單元PGC，所述微控制器內(nèi)核分別連接數(shù)據(jù)存儲(chǔ)器接口模塊和程序存儲(chǔ)器，數(shù)據(jù)存儲(chǔ)器接口模塊還分別連接第一隨機(jī)存儲(chǔ)器和第二隨機(jī)存儲(chǔ)器，第一隨機(jī)存儲(chǔ)器還連接電源模塊，第二隨機(jī)存儲(chǔ)器還連接供電電壓控制單元，供電電壓控制單元還連接電源門控單元PGC。

電源門控單元PGC和電源模塊均連接電源VDD2。

本發(fā)明的工作原理是：原理如圖 1所示。微控制器SOC內(nèi)部包括電源模塊（POWER）、電源門控單元（PGC）、供電電壓控制單元（VSC）、程序存儲(chǔ)器（PMEM）、第一隨機(jī)存儲(chǔ)器（RAM1）、第二隨機(jī)存儲(chǔ)器（RAM2）、數(shù)據(jù)存儲(chǔ)接口模塊（DMEM_INTF）、微控制器內(nèi)核（MCU_CORE）等組成部分。

在微控制器SOC中，用戶程序存儲(chǔ)于程序存儲(chǔ)器（PMEM）中，微控制器內(nèi)核（MCU_CORE）通過程序存儲(chǔ)總線(pmem_bus)從程序存儲(chǔ)器中讀出用戶的指令碼，然后執(zhí)行相應(yīng)的操作。數(shù)據(jù)存儲(chǔ)器是微控制器SOC中用來保存數(shù)據(jù)的存儲(chǔ)器。在本方案中，由兩塊隨機(jī)存儲(chǔ)器RAM1與RAM2構(gòu)成微控制器SOC的數(shù)據(jù)存儲(chǔ)器。