[發(fā)明專利]注入鎖定型PLL電路有效
| 申請?zhí)枺?/td> | 201680087908.8 | 申請日: | 2016-07-27 |
| 公開(公告)號: | CN109565282B | 公開(公告)日: | 2023-01-13 |
| 發(fā)明(設(shè)計)人: | 佐藤一;有賀健太 | 申請(專利權(quán))人: | 株式會社索思未來 |
| 主分類號: | H03L7/099 | 分類號: | H03L7/099;H03L7/095 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 舒艷君;王秀輝 |
| 地址: | 日本神*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 注入 鎖定 pll 電路 | ||
1.一種注入鎖定型PLL電路,其特征在于,具有:
相位頻率比較電路,輸出基于參照信號與反饋信號的相位差或者頻率差的檢測信號;
充電泵電路,基于上述檢測信號輸出脈沖信號;
環(huán)路濾波器,基于上述脈沖信號輸出控制電壓;
電壓控制振蕩電路,包含由多個延遲元件部串聯(lián)連接為環(huán)狀而成的環(huán)形振蕩器,上述延遲元件部包含并聯(lián)連接的多個延遲元件,通過基于上述控制電壓控制上述環(huán)形振蕩器的輸出信號的頻率,并且基于上述檢測信號控制上述多個延遲元件中進(jìn)行動作的個數(shù),來控制上述輸出信號的相位;以及
分頻電路,通過對上述輸出信號進(jìn)行分頻生成上述反饋信號,并輸出上述反饋信號,
上述檢測信號包含第一信號和第二信號,
上述電壓控制振蕩電路具有與上述多個延遲元件的電源端子連接的第一開關(guān)部、以及與上述多個延遲元件的接地端子連接的第二開關(guān)部,上述第一開關(guān)部和上述第二開關(guān)部分別基于上述第一信號和上述第二信號,對上述多個延遲元件分別切換是否切斷基于電源電壓的電流供給,由此決定進(jìn)行動作的延遲元件的個數(shù)。
2.根據(jù)權(quán)利要求1所述的注入鎖定型PLL電路,其特征在于,
上述第一開關(guān)部和上述第二開關(guān)部分別在上述反饋信號的第二相位相對于上述參照信號的第一相位延遲第一相位差的第一狀態(tài)時,基于上述檢測信號,在與上述第一相位差對應(yīng)的第一時間,將上述多個延遲元件中的第一延遲元件設(shè)為動作狀態(tài),在上述第二相位相對于上述第一相位提前第二相位差的第二狀態(tài)時,基于上述檢測信號,在與上述第二相位差對應(yīng)的第二時間,將上述多個延遲元件中的第二延遲元件設(shè)為非動作狀態(tài)。
3.根據(jù)權(quán)利要求2所述的注入鎖定型PLL電路,其特征在于,
上述第一開關(guān)部和上述第二開關(guān)部分別具有:
第一晶體管,設(shè)置于針對上述第一延遲元件流過上述電流的第一電流路徑,并基于上述第一信號來控制,
第二晶體管,設(shè)置于上述第一電流路徑,與上述第一晶體管串聯(lián)連接,并基于上述第二信號來控制;
第三晶體管,設(shè)置于針對上述第二延遲元件流過基于上述電流的第二電流路徑,基于上述第一信號來控制;以及
第四晶體管,設(shè)置于上述第二電流路徑,與上述第三晶體管并聯(lián)連接,并基于上述第二信號來控制,
在上述第一狀態(tài)時,上述第一晶體管以及上述第二晶體管成為導(dǎo)通狀態(tài),從而向上述第一延遲元件供給上述電流,在上述第一時間后,上述第一晶體管維持導(dǎo)通狀態(tài)且上述第二晶體管從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài),從而切斷向上述第一延遲元件的上述電流的供給,
在上述第二狀態(tài)時,上述第三晶體管以及上述第四晶體管成為截止?fàn)顟B(tài),從而切斷向上述第二延遲元件的上述電流的供給,在上述第二時間后,上述第三晶體管維持截止?fàn)顟B(tài)且上述第四晶體管從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài),從而向上述第二延遲元件供給上述電流。
4.根據(jù)權(quán)利要求3所述的注入鎖定型PLL電路,其特征在于,
上述第一開關(guān)部和上述第二開關(guān)部分別具有:第五晶體管,與上述第三晶體管串聯(lián)連接,并基于上述第二信號來控制;以及第六晶體管,與上述第四晶體管串聯(lián)連接,并基于上述第一信號來控制,
在上述第一狀態(tài)時,上述第三晶體管以及上述第五晶體管雙方成為導(dǎo)通狀態(tài)、或者上述第四晶體管以及上述第六晶體管雙方成為導(dǎo)通狀態(tài),在上述第二狀態(tài)時,上述第三晶體管、上述第四晶體管、上述第五晶體管以及上述第六晶體管全部為截止?fàn)顟B(tài)。
5.根據(jù)權(quán)利要求3或4所述的注入鎖定型PLL電路,其特征在于,
上述第二開關(guān)部具有:第七晶體管,與上述第一晶體管或者上述第二晶體管連接,基于上述控制電壓控制流過上述第一電流路徑的上述電流的大小;以及第八晶體管,與上述第三晶體管或者上述第四晶體管連接,基于上述控制電壓控制流過上述第二電流路徑的上述電流的大小,
上述電壓控制振蕩電路具有電流供給電路,
上述電流供給電路在上述第一延遲元件為非動作狀態(tài)時,使第一電流流過上述第一晶體管或者上述第二晶體管與上述第七晶體管之間的上述第一電流路徑,在上述第二延遲元件為非動作狀態(tài)時,使上述第一電流流過上述第三晶體管或者上述第四晶體管與上述第八晶體管之間的上述第二電流路徑。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于株式會社索思未來,未經(jīng)株式會社索思未來許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680087908.8/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類





