[發(fā)明專利]使用硬件隊列設(shè)備的多核心通信加速在審
| 申請?zhí)枺?/td> | 201680071000.8 | 申請日: | 2016-12-06 |
| 公開(公告)號: | CN108292239A | 公開(公告)日: | 2018-07-17 |
| 發(fā)明(設(shè)計)人: | 王任;Y.王;A.J.赫德里希;蔡志賢;戴宗元;N.D.麥克特納爾;H.威爾金森;B.A.布雷斯;B.理查森;N.N.文卡特桑;D.伯恩斯坦;E.弗普蘭克;S.R.范多倫;A.嚴(yán);A.庫寧厄姆;D.索尼爾;G.伊茲;J.T.克萊;J.D.懷特塞爾;J.皮羅格;J.肯尼;J.R.哈斯丁;N.范加蒂;S.米勒;T.K.馬;W.布勒斯 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | G06F9/48 | 分類號: | G06F9/48;G06F9/38 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 杜荔南;鄭冀之 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 硬件隊列 管理設(shè)備 隊列管理設(shè)備 多核心處理器 末級高速緩存 數(shù)據(jù)傳輸開銷 數(shù)據(jù)傳輸請求 資源管理系統(tǒng) 存儲和處理 多核心通信 數(shù)據(jù)一致性 控制核心 軟件指令 提交請求 卸載請求 停機 丟棄 共享 引入 通信 優(yōu)化 管理 | ||
實現(xiàn)硬件隊列管理設(shè)備的裝置和方法,該硬件隊列管理設(shè)備用于通過從CPU核心卸載請求管理和數(shù)據(jù)一致性任務(wù)來減少核心間的數(shù)據(jù)傳輸開銷。所述裝置包括多核心處理器、共享的L3或末級高速緩存(“LLC”)、以及硬件隊列管理設(shè)備用以接收、存儲和處理核心間的數(shù)據(jù)傳輸請求。硬件隊列管理設(shè)備進(jìn)一步包括資源管理系統(tǒng)用以控制核心可以提交請求以減少核心停機和丟棄的請求的速率。此外,引入軟件指令來優(yōu)化核心與隊列管理設(shè)備之間的通信。
背景技術(shù)
核心對核心(“C2C”)通信現(xiàn)今在諸如分組處理、高性能計算、機器學(xué)習(xí)和數(shù)據(jù)中心/云工作負(fù)荷之類的許多計算機應(yīng)用中是至關(guān)重要的。在芯片多處理器(“CMP”)架構(gòu)中,由于核心的數(shù)量增加,C2C通信經(jīng)常在工作負(fù)荷共享數(shù)據(jù)時變成性能增減的限制因素。在通用平臺上,經(jīng)常采用核心之間的共享存儲器空間來實現(xiàn)有效的C2C通信。然而,對由軟件來來仔細(xì)管理共享存儲器空間的需要連同硬件一致性通信量上的增加趨向于引發(fā)大量的開銷。因此,共享一致性高速緩存的CPU核心和片上網(wǎng)絡(luò)(“NoC”)設(shè)計通常實質(zhì)上經(jīng)歷更長的等待時間和更高的數(shù)據(jù)通信量,同時消耗可觀的資源來實行通信相關(guān)的工作。這阻止了CPU核心和NoC實行它們所意圖的數(shù)據(jù)處理任務(wù)。
一般而言,通常在CMP平臺上使用諸如經(jīng)典蘭伯特(Lamport)算法之類的軟件隊列來實現(xiàn)C2C通信。存在兩種類型的在傳統(tǒng)軟件隊列中生成的開銷。第一種包括由隊列結(jié)構(gòu)維護(hù)和同步以及由共享存儲器的流控制和管理所消耗的循環(huán)。這種類型的開銷被稱為控制層面開銷。第二種類型的開銷包含在將數(shù)據(jù)從一個核心移動到另一個核心時花費的循環(huán)。這種類型的開銷被稱為數(shù)據(jù)層面開銷。控制層面開銷和數(shù)據(jù)層面開銷的總和構(gòu)成跨核心傳輸數(shù)據(jù)所需要的總開銷。存在軟件優(yōu)化和硬件優(yōu)化兩者可用于減輕這些開銷。來自DPDK庫的RTE環(huán)代碼(軟件優(yōu)化)和利用飛思卡爾(Freescale)的DPAA技術(shù)的硬件加速排隊(硬件優(yōu)化)是當(dāng)今現(xiàn)有的優(yōu)化技術(shù)的示例。然而,這些現(xiàn)有的優(yōu)化在減少核心對核心通信開銷上都不是理想。當(dāng)涉及同時減少控制層面開銷和數(shù)據(jù)層面開銷兩者時尤其如此。
附圖說明
本發(fā)明的前述方面和許多伴隨的優(yōu)點將變得更容易理解,因為通過參考下面的詳細(xì)描述并結(jié)合附圖可以更好地理解本發(fā)明,其中相同的附圖標(biāo)記在各個視圖中指代相同的部分,除非另有說明:
圖1是圖示了包括各種硬件部件的示例性隊列管理設(shè)備的示意圖;
圖2圖示了配置隊列管理設(shè)備內(nèi)部的內(nèi)部存儲單元的示例性方式;
圖3圖示了通過隊列管理設(shè)備構(gòu)成隊列條目的示例性方式;
圖4圖示了隊列管理設(shè)備中的隊列條目的示例性元數(shù)據(jù)字段;
圖5是圖示了示例性信譽度控制系統(tǒng)的示意圖;
圖6是圖示了信譽度管理系統(tǒng)的示例性信譽度分發(fā)和補充過程的流程圖;
圖7A是圖示了生產(chǎn)方/用戶方軟件與隊列管理設(shè)備之間的交互的框圖;
圖7B是圖示了硬件生產(chǎn)方/用戶方設(shè)備與隊列管理設(shè)備之間的交互的框圖;
圖8是示出了利用集中式隊列管理設(shè)備來管理管道階段之間的隊列的示例性無線核心網(wǎng)絡(luò)的示圖;
圖9是圖示了虛擬化隊列管理設(shè)備來支持多個虛擬機的框圖;
圖10A是圖示了根據(jù)本發(fā)明的實施例的示例性有序管線和示例性寄存器重命名、無序發(fā)出/執(zhí)行管線二者的框圖;
圖10B是圖示了根據(jù)本發(fā)明的實施例的要被包括在處理器中的有序架構(gòu)核心的示例性實施例和示例性寄存器重命名、無序發(fā)出/執(zhí)行架構(gòu)核心二者的框圖;
圖11是根據(jù)本發(fā)明的實施例的單核心處理器和具有集成存儲器控制器和圖形控制器的多核心處理器的框圖;
圖12圖示了根據(jù)本發(fā)明的一個實施例的系統(tǒng)的框圖;
圖13圖示了根據(jù)本發(fā)明的實施例的第二系統(tǒng)的框圖;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680071000.8/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 一種基于網(wǎng)絡(luò)設(shè)備的帶寬預(yù)留方法及裝置
- 平衡負(fù)載與性能的硬件優(yōu)先級隊列實現(xiàn)方法
- 一種處理重傳數(shù)據(jù)的方法及基站
- 一種多核處理器系統(tǒng)
- 一種硬件虛擬端口及處理器系統(tǒng)
- 報文處理方法及網(wǎng)絡(luò)設(shè)備
- 一種基于Linux通用塊層多隊列的優(yōu)化系統(tǒng)及方法
- 一種介質(zhì)訪問控制電路、數(shù)據(jù)處理方法及相關(guān)設(shè)備
- 基于容器的虛擬桌面的設(shè)備調(diào)度方法及裝置
- 數(shù)據(jù)控制方法、裝置、電子設(shè)備及存儲介質(zhì)
- 在設(shè)備管理中備份和恢復(fù)管理數(shù)據(jù)的方法及裝置
- 連網(wǎng)設(shè)備的運行管理系統(tǒng)和方法、設(shè)備運行管理的代理
- 設(shè)備管理方法、管理設(shè)備、代理設(shè)備及管理系統(tǒng)
- 自動實現(xiàn)管理設(shè)備和被管理設(shè)備鏈接的方法及系統(tǒng)
- 一種設(shè)備狀態(tài)輪詢的方法及其裝置
- 管理設(shè)備的方法、設(shè)備和設(shè)備管理控制器
- 一種醫(yī)療設(shè)備管理系統(tǒng)
- 一種設(shè)備管理方法、設(shè)備及系統(tǒng)
- 一種設(shè)備匹配連接的方法、裝置和系統(tǒng)
- 一種基于區(qū)塊鏈技術(shù)的電子設(shè)備管理系統(tǒng)
- 多核心處理器的效能調(diào)整方法
- 用于控制多核心處理器中發(fā)熱的方法和設(shè)備
- 具有電源管理機制的電子裝置及其電源管理方法
- 多核心處理器及其相關(guān)控制方法與電腦系統(tǒng)
- 具有多核心處理器的電子裝置及多核心處理器的管理方法
- 動態(tài)調(diào)整多核心處理器的任務(wù)負(fù)載配置的裝置以及方法
- 多核系統(tǒng)的調(diào)試方法和終端設(shè)備
- 多核心處理器的空閑狀態(tài)低功耗模式實現(xiàn)方法和處理器
- 多核處理器控制方法、裝置、電子設(shè)備及存儲介質(zhì)
- 一種多核處理器及其執(zhí)行復(fù)雜計算的方法





