[發明專利]使用三角形的屬性的加權平均來合并粗像素著色的片段有效
| 申請號: | 201680070840.2 | 申請日: | 2016-11-07 |
| 公開(公告)號: | CN108369733B | 公開(公告)日: | 2022-04-29 |
| 發明(設計)人: | G·利克托爾;M·薩爾維;R·P·薩特 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | G06T7/00 | 分類號: | G06T7/00;G06T5/00;G06T7/90 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 張欣;黃嵩泉 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 使用 三角形 屬性 加權 平均 合并 像素 著色 片段 | ||
兩個圖元可以通過在粗像素中心處內插頂點屬性來合并。輸入屬性被計算為內插頂點屬性的覆蓋加權平均。然后使用經合并的圖元來執行粗像素著色。
背景技術
在粗(coarse)像素著色中,給定的幀或圖片可具有不同的著色率。例如,幀或圖片的某些區域可具有較低的著色率(rate),諸如,每像素少于一次,而在另一區域中,著色率可能是每像素一次,而在又一其他地方,著色率可能超過每像素一次。可以降低著色率的示例包括存在運動和相機散焦的區域、外圍模糊的區域、以及一般地,感知的視覺細節無論以何種方式被減小的任何情況,或者通常著色偽像較不明顯的任何情況。
粗像素著色(CPS)是一種可以減少光柵化流水線中的著色率的技術。CPS將來自相同圖元(primitive)的四元體片段(quad-fragment) 的塊合并成粗著色四元體。例如,通過將4x4片段(4個四元體)的塊合并成單個著色四元體(2x2粗片段),著色評估的數量可以減少到25%。
在光柵化三角形后,粗像素著色減少著色成本。然而,由于可能會生成冗余像素著色執行,因此一些因素可限制粗像素著色的效率。這種效率限制可例如與場景深度復雜性、部分覆蓋的像素和用于有限差分的像素著色器的基于四元體片段的調度有關地發生。
時常發生的是,由相同表面覆蓋的像素在它們被多個光柵化圖元的四元體片段覆蓋時被多次著色。這是因為粗像素著色僅在單個光柵化圖元內工作。CPS使用由自己生成若干片段的三角形。然而,現代渲染工作負荷通常以小三角形為特征,此情況下CPS的益處被分攤。
附圖簡述
參照以下附圖描述一些實施例:
圖1是一個實施例的流程圖;
圖2是根據一個實施例的對合并過程的描繪。
圖3是根據一個實施例的用于合并單元的流程圖;
圖4是根據一個實施例的處理系統的框圖;
圖5是根據一個實施例的處理器的框圖;
圖6是根據一個實施例的圖形處理器的框圖;
圖7是根據一個實施例的圖形處理器引擎的框圖;
圖8是圖形處理器的另一實施例的框圖;
圖9是根據一個實施例的對線程執行邏輯的描繪。
圖10是根據一些實施例的圖形處理器指令格式的框圖;
圖11是圖形處理器的另一實施例的框圖;
圖12A是根據一些實施例的圖形處理器命令格式的框圖;
圖12B是根據一些實施例的示出了圖形處理器命令序列的框圖;
圖13是根據一些實施例的對示例性圖形軟件架構的描繪;
圖14是根據一些實施例的示出了IP核開發系統的框圖;以及
圖15是根據一些實施例的示出了示例性芯片上系統集成電路的框圖。
具體實施方式
兩個圖元可以通過在粗像素中心處內插頂點屬性來合并。輸入屬性被計算為內插頂點屬性的覆蓋加權平均。然后使用所得的輸入屬性來執行粗像素著色。在覆蓋加權內插之后,合并的圖元可以被丟棄(不再需要它們)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680070840.2/2.html,轉載請聲明來源鉆瓜專利網。





