[發明專利]靈活DLL（延遲鎖相環）校準

在審

• 申請號: 201680069525.8
• 申請日: 2016-11-23
• 公開（公告）號: CN108292513A
• 公開（公告）日: 2018-07-17
• 發明（設計）人: S.奎瓦米;M.阿倫;R.孫達拉姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C7/22
• 分類號: G11C7/22;H03L7/081
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;閆小龍

存儲器設備根據為存儲器設備配置的DLL（延遲鎖相環）校準模式來執行DLL校準。主機控制器可以基于存儲器設備的操作狀況來配置校準模式。存儲器設備包括輸入/輸出（I/O）接口電路和被耦合以控制I/O接口的I/O時序的延遲鎖相環（DLL）電路。存儲器設備的控制電路根據DLL校準模式來選擇性地啟用和禁用DLL校準。當被選擇性地啟用時，DLL校準要以由DLL校準模式標識的時間間隔進行操作，并且當被選擇性地禁用時，DLL校準要停止或制止DLL校準操作。

技術領域

描述一般地與輸入/輸出（I/O）電路有關，并且更具體的描述與針對I/O電路的靈活DLL（延遲鎖相環）校準有關。

版權通知/許可

本專利文檔的公開內容的部分可能包含經受版權保護的材料。版權所有人在專利文檔或者專利公開內容出現在專利商標局專利文件或者記錄中時不反對任何人復制此專利文檔或者專利公開內容，但是否則保留所有無論什么版權權利。該版權通知適用于如在下面描述的以及在本文附圖中的所有數據，也適用于在下面描述的任何軟件：版權?2015，英特爾公司，保留所有權利。

背景技術

同步存儲器基于作為時序基準的時鐘信號來執行訪問操作以以與基準的已知關系來實現數據的傳輸和接收。用于同步互連的I/O（輸入/輸出）接口通常使用DLL（延遲鎖相環）來維持關于基準時序的已知關系。DLL電路調整內部信號的時序以與時序基準對準。同步操作可以改進連接設備之間的信號傳送（signaling）。然而，當DLL活躍（active）時DLL操作傳統上涉及對基準時序信號的連續跟蹤，這消耗大量的功率。DLL跟蹤可以被稱為DLL校準，相位控制被校準至外部基準時序。連續DLL校準的功率消耗可能消耗被設計成以低功率模式操作的系統中的總功率預算的顯著部分。

將理解，根據存儲器設備的應用，信號傳送速度可以更低或更高。對于較低功率應用，通常信號傳送速度較低。DLL時序補償調整影響數據“眼”的時序特性，該數據“眼”標識針對由存儲器設備進行的信號傳送的閾值。連續DLL跟蹤維持數據眼上的窄裕度（margin）。較低速度信號傳送可以容忍數據眼裕度中的較高變化，并且在一些實現中可能不需要DLL校準。較高速度信號傳送可能需要連續DLL校準來確保較高速度操作所需的數據眼裕度。傳統上，制造商和系統設計者或者在DLL活躍時使DLL校準連續地操作，或者不包括它。

附圖說明

下面的描述包括對具有作為本發明的實施例的實現的示例所給出的說明的附圖的討論。附圖應當被作為示例而非作為限制來理解。如在本文中所使用的，對一個或多個“實施例”的引用要被理解為描述本發明的至少一個實現中包括的特定特征、結構和/或特性。因此，諸如在本文中出現的“在一個實施例中”或“在替代實施例中”之類的短語描述本發明的各種實施例和實現，并且不一定都指代同一實施例。然而，它們也不一定互斥。

圖1是其中可以選擇性地校準存儲器設備I/O相位控制的系統的一實施例的框圖。

圖2是其中存儲器設備包括可配置的DLL校準模式的系統的一實施例的框圖。

圖3是其中可以應用針對存儲器設備的DLL校準模式的系統的一實施例的框圖。

圖4是用來選擇性地啟用DLL校準模式的模式寄存器的一實施例的框圖。

圖5是用于應用選擇性的DLL校準的過程的一實施例的流程圖。

圖6是其中可以實現DLL校準模式的計算系統的一實施例的框圖。

圖7是其中可以實現DLL校準模式的移動設備的一實施例的框圖。

某些細節和實現的描述跟在后面，包括對可能描繪下面描述的實施例中的一些或全部的附圖的描述，以及討論本文中呈現的發明構思的其他潛在實施例或實現。

具體實施方式