[發明專利]通過存儲器范圍篩選器和可選擇地址平坦化用于可配置存儲器映射的SoC結構擴展

有效

• 申請號: 201680068711.X
• 申請日: 2016-11-21
• 公開（公告）號: CN108292266B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: J.S.尼爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 姜冰;張金金

所描述的是用于可配置存儲器映射的各種SoC結構擴展。存儲器請求數據路徑可傳送存儲器請求。第一電路可識別具有處于基地址與限制地址之間的地址的任何存儲器請求。第二電路可向存儲器接口傳送第一電路所識別的任何存儲器請求，并且將默認存儲器訪問協議應用于第一電路未識別的任何存儲器請求。第三電路可在多存儲器接口指示符和地址平坦化指示符均被斷言時修改存儲器請求的地址。

優先權要求

本申請要求對美國專利申請序號14/998224(2015年12月24日提交，標題為“SOCFABRIC?EXTENSIONS?FOR?CONFIGURABLE?MEMORY?MAPS?THROUGH?MEMORY?RANGE?SCREENSAND?SELECTABLE?ADDRESS?FLATTENING”)的優先權，其通過引用以其整體被結合。

背景技術

計算機系統中的存儲器映射可基于多個因素(例如各種范圍的預計目的、各范圍的存儲器的類型、以及可訪問或使用各種范圍的存儲器的系統組件)來劃分不同范圍的系統的存儲器。存儲器映射還可暗示用于各種范圍的存儲器的訪問協議，以便確保全部系統元件與存儲器資源正確地交互。例如，對于基于Intel?的個人計算機(PC)系統的存儲器映射演進成適應結合到系統架構中的新技術和方法論，同時保持與先前系統架構的向后兼容性。為了與現有PC系統兼容，新系統架構應當考慮這類“遺留”PC存儲器映射。(Intel是美國和/或其他國家中的Intel公司的商標。)

同時，為了鑒于諸如成本和開發時間之類的因素的靈活性，組件設計已愈加變得接受SoC(芯片上系統)設計方法論。一些SoC組件可設計成為了靈活性的目的而結合IP(知識產權)核心以及互連IP核心的結構。

某種SoC結構開發已支持遺留PC系統存儲器映射，并且因此這類系統的架構可與存儲器子系統緊密耦合。但是，那種緊密耦合可能干擾SoC系統架構中的靈活性。

附圖說明

從下面給出的詳細描述以及從本公開的各種實施例的附圖，將會更全面地理解本公開的實施例。但是，雖然附圖輔助解釋和理解，但是它們只是輔助，而不應當被采用為將本公開限制于本文所描繪的具體實施例。

圖1示出遺留PC存儲器映射的一實施例。

圖2示出與兩個存儲器接口和平坦化的（flattened）地址空間緊密耦合的遺留PC存儲器映射的一實施例。

圖3示出用于處理存儲器請求的結構的算法的一實施例。

圖4示出結構的配置寄存器的一實施例。

圖5-7示出SoC存儲器映射和結合用于處理存儲器請求的結構的對應SoC存儲器架構的實施例。

圖8示出實現用于處理存儲器請求的算法的結構的一部分的一實施例。

圖9示出用于處理新存儲器請求的結構的方法的一實施例。

圖10示出按照本公開的一些實施例的具有用于提供用于可配置存儲器映射的各種SoC結構擴展的機制的計算裝置。

具體實施方式

一些先前SoC結構已設計成支持遺留PC存儲器映射。圖1示出遺留PC存儲器映射的一實施例。如所示，存儲器映射100包括0與可配置低邊界之間的低存儲器地址范圍、可配置低邊界與4GB之間的低MMIO地址范圍、4GB與可配置高邊界之間的高存儲器地址范圍以及可配置高邊界與物理存儲器頂部之間的高MMIO地址范圍。低存儲器地址范圍可選地可包括VGA地址范圍（其可跨越從0xA_0000至0xB_FFFF的地址）和/或一個或多個DOX?MMIO地址范圍(其可跨越從0xF_0000至0xF_FFFF或者從0xE_0000至0xE_FFFF的地址)。