[發(fā)明專利]用于存儲設(shè)備處的寫入交易的技術(shù)有效
| 申請?zhí)枺?/td> | 201680068441.2 | 申請日: | 2016-11-17 |
| 公開(公告)號: | CN108292280B | 公開(公告)日: | 2023-05-30 |
| 發(fā)明(設(shè)計)人: | K.A.多希;S.N.特里卡;S.薩克蒂韋盧 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | G06F13/16 | 分類號: | G06F13/16;G06F3/06 |
| 代理公司: | 中國專利代理(香港)有限公司 72001 | 代理人: | 王健;鄭冀之 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 存儲 設(shè)備 寫入 交易 技術(shù) | ||
1.一種用于執(zhí)行寫入交易的裝置,包括:
一個或多個存儲器設(shè)備;以及
包括邏輯的存儲控制器,所述邏輯的至少部分在硬件中,所述邏輯用于:
接收針對與所述一個或多個存儲器設(shè)備的分開原子寫入交易的多塊寫入交易請求;
向多塊寫入交易請求的源發(fā)送多塊寫入交易請求的接受的指示;
接收多個異步寫入操作以便將數(shù)據(jù)存儲到所述一個或多個存儲器設(shè)備,所述多個異步寫入操作以任何任意順序發(fā)送以用于分開原子寫入操作;并且
使得數(shù)據(jù)被存儲在所述一個或多個存儲器設(shè)備中;
創(chuàng)建交易特定邏輯到物理(L2P)間接表以用于將用于異步寫入操作中的每一個的數(shù)據(jù)映射到相應(yīng)的物理存儲器地址。
2.權(quán)利要求1所述的裝置,包括裝置與主計算設(shè)備耦合,多塊寫入交易請求的源是在主計算設(shè)備處執(zhí)行的應(yīng)用或操作系統(tǒng)。
3.權(quán)利要求1所述的裝置,包括:
緩沖存儲器;并且
使得數(shù)據(jù)被存儲在所述一個或多個存儲器設(shè)備中的邏輯包括至少臨時地使得數(shù)據(jù)被存儲在緩沖存儲器中的邏輯。
4.權(quán)利要求3所述的裝置,包括:
多塊寫入交易請求的接受的指示包括用于多塊寫入交易請求的交易標(biāo)識;并且
所述多個所接收的異步寫入操作分離地包括交易標(biāo)識。
5.權(quán)利要求4所述的裝置,包括邏輯用于:
基于分開原子寫入交易的完成的指示而使得數(shù)據(jù)被提交以用于存儲在所述一個或多個存儲器設(shè)備中,分開原子寫入交易的完成的指示包括來自多塊寫入交易請求的源的包括交易標(biāo)識的提交指示。
6.權(quán)利要求4所述的裝置,包括邏輯用于:
接收在分開原子操作的完成之前結(jié)束或取消分開原子寫入交易的指示;并且
使得至少臨時存儲在緩沖存儲器中的數(shù)據(jù)被刪除,或使得數(shù)據(jù)不被存儲在所述一個或多個存儲器設(shè)備中。
7.權(quán)利要求4所述的裝置,緩沖存儲器包括非易失性或易失性類型的存儲器,并且所述一個或多個存儲器設(shè)備包括非易失性類型的存儲器。
8.權(quán)利要求7所述的裝置,包括緩沖存儲器包括易失性類型的存儲器,所述邏輯用于:接收包括來自多塊寫入交易請求的源的提交指示的分開原子寫入交易的完成的指示;
檢測在已經(jīng)將數(shù)據(jù)的至少部分存儲在所述一個或多個存儲設(shè)備中之前移除對緩沖存儲器的初級功率的功率失效事件;并且
利用輔助功率以使得數(shù)據(jù)的所述至少部分從易失性類型的存儲器被存儲到所述一個或多個存儲器設(shè)備。
9.權(quán)利要求7所述的裝置,輔助功率包括基于電容的輔助功率,并且初級功率包括基于電池或基于電源輸出口的功率。
10.權(quán)利要求1所述的裝置,所述一個或多個存儲器設(shè)備包括一個或多個類型的非易失性存儲器以包括3維交叉點存儲器、閃速存儲器、鐵電存儲器、硅-氧化物-氮化物-氧化物-硅(SONOS)存儲器、聚合物存儲器、鐵電聚合物存儲器、鐵電晶體管隨機存取存儲器(FeTRAM或FeRAM)、奧式存儲器、納米線、電可擦除可編程只讀存儲器(EEPROM)、相變存儲器、憶阻器或自旋轉(zhuǎn)移矩-磁阻隨機存取存儲器(STT-MRAM)。
11.一種用于執(zhí)行寫入交易的方法,包括:
在用于存儲設(shè)備的控制器處接收針對與一個或多個存儲器設(shè)備的分開原子寫入交易的多塊寫入交易請求;
向多塊寫入交易請求的源發(fā)送多塊寫入交易請求的接受的指示;
接收多個異步寫入操作以便將數(shù)據(jù)存儲到所述一個或多個存儲器設(shè)備,所述多個異步寫入操作以任何任意順序發(fā)送以用于分開原子寫入操作;以及
使得數(shù)據(jù)被存儲在所述一個或多個存儲器設(shè)備中;
創(chuàng)建交易特定邏輯到物理(L2P)間接表以用于將用于異步寫入操作中的每一個的數(shù)據(jù)映射到相應(yīng)的物理存儲器地址。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680068441.2/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 傳感設(shè)備、檢索設(shè)備和中繼設(shè)備
- 簽名設(shè)備、檢驗設(shè)備、驗證設(shè)備、加密設(shè)備及解密設(shè)備
- 色彩調(diào)整設(shè)備、顯示設(shè)備、打印設(shè)備、圖像處理設(shè)備
- 驅(qū)動設(shè)備、定影設(shè)備和成像設(shè)備
- 發(fā)送設(shè)備、中繼設(shè)備和接收設(shè)備
- 定點設(shè)備、接口設(shè)備和顯示設(shè)備
- 傳輸設(shè)備、DP源設(shè)備、接收設(shè)備以及DP接受設(shè)備
- 設(shè)備綁定方法、設(shè)備、終端設(shè)備以及網(wǎng)絡(luò)側(cè)設(shè)備
- 設(shè)備、主設(shè)備及從設(shè)備
- 設(shè)備向設(shè)備轉(zhuǎn)發(fā)





