[發(fā)明專利]用于在亂序處理器中進行有序處理的指令和邏輯有效
| 申請?zhí)枺?/td> | 201680064117.3 | 申請日： | 2016-09-28 |
| 公開（公告）號： | CN108351784B | 公開（公告）日： | 2023-04-11 |
| 發(fā)明（設(shè)計）人： | J·馬修 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | G06F9/38 | 分類號： | G06F9/38 |
| 代理公司： | 上海專利商標事務(wù)所有限公司 31100 | 代理人： | 何焜;黃嵩泉 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 處理器 進行 有序 處理 指令 邏輯 | ||
1.一種用于排序指令的處理器，包括：
包括亂序流水線的核，所述亂序流水線包括解碼電路、用于發(fā)布經(jīng)解碼指令的發(fā)布電路、以及用于執(zhí)行程序的所發(fā)布指令的至少一個執(zhí)行電路，其中，所述至少一個執(zhí)行電路用于亂序執(zhí)行所述程序的至少一些指令；所述解碼電路用于對所述程序的第一有序存儲器指令進行解碼并且將經(jīng)解碼的第一有序存儲器指令提供給所述發(fā)布電路；所述發(fā)布電路用于將所述第一有序存儲器指令排序在所述程序的第二有序存儲器指令之前；所述第一有序存儲器指令是所述程序的源版本中的無序存儲器指令。
2.如權(quán)利要求1所述的處理器，其特征在于，所述第一有序存儲器指令用于啟用針對所述程序的存儲器映射輸入/輸出存取，其中，所述程序包括嵌入式控制應(yīng)用。
3.如權(quán)利要求1所述的處理器，其特征在于，所述第一有序存儲器指令和所述第二有序存儲器指令包括存儲器映射輸入/輸出操作。
4.如權(quán)利要求1所述的處理器，其特征在于，所述發(fā)布電路用于以比所述第二有序存儲器指令更高的優(yōu)先級來向所述執(zhí)行電路發(fā)布所述第一有序存儲器指令。
5.如權(quán)利要求1所述的處理器，其特征在于，編譯器電路用于至少部分地基于與所述無序存儲器指令的至少一個操作數(shù)相關(guān)聯(lián)的標識符來根據(jù)所述程序的所述無序存儲器指令生成所述第一有序存儲器指令。
6.如權(quán)利要求5所述的處理器，其特征在于，所述編譯器電路用于生成具有與所述無序存儲器指令的機器代碼不同的機器代碼的所述第一有序存儲器指令。
7.如權(quán)利要求5所述的處理器，其特征在于，所述編譯器電路用于響應(yīng)于變量聲明的指示性指示符而生成所述第一有序存儲器指令，其中，所述無序存儲器指令的操作數(shù)對應(yīng)于所述變量聲明的變量。
8.如權(quán)利要求1所述的處理器，其特征在于，所述發(fā)布電路包括：
第一存儲裝置，用于存儲待處理的有序存儲器指令；以及
第二存儲裝置，用于存儲待處理的無序存儲器指令。
9.如權(quán)利要求8所述的處理器，其特征在于，所述解碼電路用于將所述第一有序存儲器指令提供給所述發(fā)布電路的所述第一存儲裝置，所述第一存儲裝置包括先入先出隊列。
10.如權(quán)利要求1所述的處理器，其特征在于，所述執(zhí)行電路包括用于執(zhí)行所述第一有序存儲器指令的至少一個加載/存儲執(zhí)行單元。
11.一種用于排序指令的系統(tǒng)，包括:
處理器，所述處理器包括第一核，所述第一核具有：
用于對指令進行解碼的解碼電路；
用于發(fā)布經(jīng)解碼指令的發(fā)布電路，所述發(fā)布電路包括用于存儲有序存儲器存取指令的第一隊列和用于存儲無序指令的第二存儲裝置；以及
用于執(zhí)行程序的所發(fā)布指令的至少一個執(zhí)行電路，其中，所述發(fā)布電路用于將所述程序的經(jīng)解碼的第一有序存儲器存取指令和所述程序的經(jīng)解碼的第二有序存儲器存取指令存儲在所述第一隊列中并且將所述程序的一個或多個無序指令存儲在所述第二存儲裝置中，并且在所述程序的所述經(jīng)解碼的第二有序存儲器存取指令之前、并且相對于所述一個或多個無序指令中的一個或多個而言無序地將所述經(jīng)解碼的第一有序存儲器存取指令提供給所述至少一個執(zhí)行電路；以及
動態(tài)隨機存取存儲器，耦合至所述處理器。
12.如權(quán)利要求11所述的系統(tǒng)，其特征在于，編譯器電路用于至少部分地基于與無序存儲器存取指令的至少一個操作數(shù)相關(guān)聯(lián)的標識符來根據(jù)所述無序存儲器存取指令生成所述第一有序存儲器存取指令，所述第一有序存儲器存取指令具有與用于所述無序存儲器存取指令的機器代碼不同的機器代碼。
13.如權(quán)利要求12所述的系統(tǒng)，其特征在于，所述至少一個操作數(shù)包括有待在所述程序期間存取的存儲器映射輸入/輸出位置，所述程序包括用于嵌入式控制器的裝置驅(qū)動程序，其中，所述第一核包括亂序流水線。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201680064117.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
