[發(fā)明專利]采樣保持電路中電荷注入噪聲的降低

有效

• 申請(qǐng)?zhí)枺?/td>: 201680061898.0
• 申請(qǐng)日: 2016-10-14
• 公開（公告）號(hào): CN108352181B
• 公開（公告）日: 2022-05-17
• 發(fā)明（設(shè)計(jì)）人: 諾姆·埃謝爾;戈蘭·蔡特尼;滋維卡·盧普
• 申請(qǐng)（專利權(quán)）人: 索尼半導(dǎo)體解決方案公司
• 主分類號(hào): G11C27/02
• 分類號(hào): G11C27/02
• 代理公司: 北京信慧永光知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11290
• 代理人: 喬焱;曹正建

1.一種采樣保持電路，所述采樣保持電路包括：

第一晶體管；

第二晶體管，所述第二晶體管設(shè)置在所述第一晶體管的柵極和漏極之間；

采樣電容器，所述采樣電容器的電極連接至所述第一晶體管的所述柵極；

第一電流源，所述第一電流源連接至所述第一晶體管的所述漏極；以及

柵控電路，所述柵控電路被構(gòu)造成將柵控信號(hào)提供給所述第二晶體管，

其中，所述第二晶體管的柵極被構(gòu)造成接收所述柵控信號(hào)，并且

其中，所述柵控電路包括：第三晶體管；第四晶體管，所述第四晶體管與所述第三晶體管串聯(lián)連接；第二電流源；以及反向器，所述反向器被構(gòu)造成接收電源電壓和反向器控制信號(hào)，并輸出所述柵控信號(hào)。

2.根據(jù)權(quán)利要求1所述的采樣保持電路，其中，所述柵控信號(hào)的最小電壓是V_th2+V_sat2+V_th1+V_sat1，其中，V_th1是所述第一晶體管的閾值電壓，V_sat1是所述第一晶體管的飽和電壓，V_th2是所述第二晶體管的閾值電壓，以及V_sat2是所述第二晶體管的飽和電壓。

3.根據(jù)權(quán)利要求1所述的采樣保持電路，其中，所述第三晶體管、所述第四晶體管以及所述第二電流源將所述電源電壓提供給所述反向器。

4.根據(jù)權(quán)利要求1所述的采樣保持電路，其中

所述第一晶體管和所述第三晶體管相匹配以便具有彼此相同的晶體管特性，

所述第二晶體管和所述第四晶體管相匹配以便具有彼此相同的晶體管特性，并且

所述第一電流源和所述第二電流源被構(gòu)造成輸出彼此相同的電流。

5.根據(jù)權(quán)利要求1所述的采樣保持電路，其中，所述第三晶體管的柵極和漏極彼此連接，并且所述第四晶體管的柵極和漏極彼此連接。

6.根據(jù)權(quán)利要求1所述的采樣保持電路，其中

在所述反向器控制信號(hào)處于兩個(gè)電壓電平中的較高電平的情況下，所述反向器被構(gòu)造成輸出第一狀態(tài)電壓，以及

在所述反向器控制信號(hào)處于所述兩個(gè)電壓電平中的較低電平的情況下，所述反向器被構(gòu)造成輸出第二狀態(tài)電壓。

7.根據(jù)權(quán)利要求6所述的采樣保持電路，其中，所述第二狀態(tài)電壓是所述電源電壓，并且所述第一狀態(tài)電壓低于所述電源電壓。

8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的采樣保持電路，其中，所述第一晶體管和所述第二晶體管都是NMOS晶體管。

9.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的采樣保持電路，其中，所述第一晶體管和所述第二晶體管都是PMOS晶體管。

10.一種柵控電路，所述柵控電路包括：

第一晶體管；

第二晶體管，所述第二晶體管與所述第一晶體管串聯(lián)連接；

第一電流源；以及

反向器，所述反向器被構(gòu)造成接收電源電壓和反向器控制信號(hào)，并輸出柵控信號(hào)。

11.根據(jù)權(quán)利要求10所述的柵控電路，其中，所述柵控信號(hào)的最小電壓是V_th2+V_sat2+V_th1+V_sat1，其中，V_th1是所述第一晶體管的閾值電壓，V_sat1是所述第一晶體管的飽和電壓，V_th2是所述第二晶體管的閾值電壓，并且V_sat2是所述第二晶體管的飽和電壓。

12.根據(jù)權(quán)利要求10所述的柵控電路，其中，所述第一晶體管、所述第二晶體管和所述第一電流源將所述電源電壓提供給所述反向器。