[發明專利]平面三重注入JFET及相應的制造方法

有效

• 申請號: 201680061749.4
• 申請日: 2016-10-19
• 公開（公告）號: CN108292607B
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 阿努普·巴拉;李中達
• 申請（專利權）人: 美國聯合碳化硅公司
• 主分類號: H01L21/337
• 分類號: H01L21/337;H01L29/808;H01L29/10;H01L29/16;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 杜誠;楊林森

形成有垂直元件和水平元件的JFET，由諸如碳化硅的高帶隙半導體材料經由包括上漂移區域和下漏極區域的襯底的三重注入制成，三重注入在漂移區域的一部分中形成下柵極、水平溝道和上柵極。源極區域可以通過頂部柵極的一部分形成，并且頂部柵極和底部柵極連接。垂直溝道區域形成為與平面JFET區域相鄰并且延伸穿過頂部柵極、水平溝道和底部柵極以連接至漂移區域，使得下柵極調制垂直溝道以及水平溝道，并且來自源極的電流首先流過水平溝道，然后流過垂直溝道進入漂移區域。

相關申請的交叉引用

本申請要求于2015年10月21日提交的標題為“PLANAR TRIPLE-IMPLANTED JFET”的美國專利申請第14/918,774號的權益，通過引用將其全部公開內容并入本文。

背景技術

由諸如碳化硅的寬帶隙材料制成的垂直結型場效應晶體管可用于電力電子電路，諸如功率因數校正(PFC)電路、DC-DC轉換器、DC-AC逆變器和馬達驅動器。

發明內容

本文中描述了結型場效應晶體管(JFET)和構建JFET的方法。具有垂直元件和水平元件的JFET可以由諸如碳化硅(SiC)的半導體材料通過使用三重注入的工藝來制成，上述使用三重注入的工藝形成包括全部位于放置在漏極襯底區域上的漂移區域上方的下柵極、水平溝道和上柵極的水平平面JFET區域。源極區域可以通過頂部柵極的一部分形成，并且頂部柵極和底部柵極連接。垂直溝道區域可以形成為與平面JFET區域相鄰并且延伸穿過頂部柵極、水平溝道和底部柵極以連接至漂移區域，使得下柵極調制垂直溝道以及水平溝道，并且電流從源極首先流過水平溝道，然后通過垂直溝道流入漂移區域。

提供本發明內容是為了以簡化的形式介紹將在以下具體實施方式中進一步描述的概念選擇。本發明內容不旨在標識所要求保護的主題的關鍵特征或本質特征，也不旨在用于限制所要求保護的主題的范圍。此外，所要求保護的主題不限于解決本公開內容的任何部分中提到的任何或全部缺點的限制。

附圖說明

通過結合附圖以示例方式呈現的以下描述可以獲得更詳細的理解。附圖不必按比例繪制。

圖1提供了用于參考的現有技術的垂直JFET的有源單元的截面。

圖2是第一示例三重注入JFET的有源單元的一部分的透視圖。

圖3是諸如第一示例三重注入JFET的三重注入JFET的摻雜分布圖。

圖4是第一示例三重注入JFET的垂直截面。

圖5是第二示例三重注入JFET的有源單元的透視圖。

圖6是第二示例三重注入JFET的垂直截面。

圖7是示出示例三重注入JFET中的柵極結構的互連的垂直截面。

圖8和圖9是示例三重注入JFET的終止區域的垂直截面，示出了可以如何使用同一組注入來形成柵極接收區域以及終止保護環。

圖10至圖18示出了用于制造三重注入JFET的示例性工藝。

圖10是包括下漏極區域和上漂移區域的起始襯底的垂直截面。

圖11是示出在注入掩模就位的情況下的三重注入的襯底的垂直截面圖。

圖12是示出示出在垂直溝道注入掩模就位的情況下的垂直溝道注入的添加的垂直截面。

圖13是示出示出在源極注入掩模就位的情況下的源極注入的添加的垂直截面。

圖14是處于加工中的示例三重注入JFET的有源單元的透視圖，示出了用于下柵極連接的表面接觸區域。

圖15和圖16是處于加工中的示例單元的另外的透視圖。

圖17和圖18是處于加工中的示例單元的垂直截面。