[發明專利]內存設備及基于多層RRAM交叉陣列的數據處理方法

有效

• 申請號: 201680058624.6
• 申請日: 2016-01-18
• 公開（公告）號: CN108475522B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 余浩;王雨豪;趙俊峰;楊偉;肖世海;倪磊濱
• 申請（專利權）人: 華為技術有限公司;南洋理工大學
• 主分類號: G11C11/21
• 分類號: G11C11/21
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 張欣;王君

1.一種內存設備，其特征在于，所述內存設備包括控制總線和多個內存單元，所述多個內存單元之間通過所述控制總線相連，所述多個內存單元中的每個內存單元包括：

控制模塊，所述控制模塊通過所述控制總線與處理器相連，并通過所述控制總線接收和解析所述處理器的指令，其中，所述處理器的指令包括邏輯運算指令；

邏輯模塊，所述邏輯模塊與所述控制模塊相連，所述邏輯模塊包括多層電阻式隨機存取存儲器RRAM交叉陣列，所述多層RRAM交叉陣列中的憶阻器的阻值為R_on或R_off，R_on表示布爾值1，R_off表示布爾值0，所述邏輯模塊根據所述邏輯運算指令，通過所述多層RRAM交叉陣列進行布爾運算；

所述邏輯運算指令用于指示所述邏輯模塊進行布爾向量A和布爾向量B的點乘運算，A、B均表示N維布爾向量，N為不小于2的正整數；

所述多層RRAM交叉陣列中的第一層RRAM交叉陣列包括N行×N列的憶阻器陣列，所述第一層RRAM交叉陣列的每一行中的憶阻器的輸入端連接一條字線，所述第一層RRAM交叉陣列的每一列中的憶阻器的輸出端連接一條位線，所述第一層RRAM交叉陣列的N條字線與所述控制模塊相連，所述第一層RRAM交叉陣列的N條位線分別通過N個比較電路與所述多層RRAM交叉陣列中的其他RRAM交叉陣列相連；

所述第一層RRAM交叉陣列根據所述N條字線輸入的電壓信號以及所述第一層RRAM交叉陣列中的憶阻器的阻值，在所述N條位線上生成N個電流信號，其中，所述N條字線中的第j條字線輸入的電壓信號的電壓值為B_j對應的電壓值，所述第一層RRAM交叉陣列中的第j行憶阻器的阻值為A_j對應的阻值，B_j為布爾向量B的第j個元素，A_j為布爾向量A的第j個元素，j的取值分別從0到N-1；

所述N個比較電路分別將所述N個電流信號轉換成N個電壓信號，并將所述N個電壓信號與所述N個比較電路各自對應的電壓閾值進行比較，使得所述N條位線的輸出端輸出第一計算結果對應的電壓信號，其中，所述第一計算結果為N維布爾向量，且所述第一計算結果的前K個元素為1，其余元素為0，K為A與B點乘的運算結果；

所述其他RRAM交叉陣列從所述N條位線的輸出端接收所述第一計算結果對應的電壓信號，并根據所述第一計算結果對應的電壓信號以及所述其他RRAM交叉陣列中的憶阻器的阻值，獲得第二計算結果對應的電壓信號，其中，所述第二計算結果為K的二進制表示。

2.如權利要求1所述的內存設備，其特征在于，所述N個比較電路中的第j個比較電路包括固定阻值的電阻R_s和比較器，所述電阻R_s的一端與所述N條位線中的第j條位線以及所述比較器相連，所述電阻R_s的另一端與地相連，所述第j個比較電路的電壓閾值為V_r*g_on*R_s*(2j+1)/2，其中，V_r表示布爾值1對應的電壓值，g_on表示R_on的倒數。