[發明專利]內存訪問方法及內存控制器

有效

• 申請號: 201680058616.1
• 申請日: 2016-05-28
• 公開（公告）號: CN108139994B
• 公開（公告）日: 2020-03-20
• 發明（設計）人: 肖世海;鄒喬莎;楊偉
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本發明實施例公開了一種內存訪問方法，包括：內存控制器確定訪問隊列中第一訪問集合，所述第一訪問集合中包含有連續的多個訪問請求；所述內存控制器將所述第一訪問集合中的多個訪問請求中的部分訪問請求的第一bank group地址修改為第二bank group地址；所述內存控制器分別根據修改后的第一訪問集合中的第一訪問請求和第二訪問請求生成第一訪問指令和第二訪問指令；所述內存控制器按照預設的第一時間間隔分別向所述內存發送所述第一訪問指令和所述第二訪問指令。上述設定內存訪問方法可減少內存訪問延時，提高內存的讀寫速度。

技術領域

本發明涉及計算機技術領域，特別是涉及一種內存訪問方法及內存控制器。

背景技術

隨著計算機技術的發展，雙倍速率同步動態隨機存儲器(英文：Double DataRate，簡稱：DDR)總線已經發展到了DDR4。DDR4標準中的bank group將內存劃分為多個區域，每個bank group可以獨立讀寫數據，這樣一來內部的數據吞吐量大幅度提升，可以同時讀取大量的數據，內存的等效頻率在這種設置下也得到巨大的提升。

然而發明人經研究發現，傳統技術中處理器向內存控制器發起的內存訪問請求的序列中，通常所有的內存訪問請求中的bank group地址均相同，這就使得傳統技術中的內存控制器生成的內存訪問指令的bank group地址也均相同，而由于標準設定的內存控制器在向內存發送指向內存的寄存器中的同一行地址的訪問指令的時間間隔較長，這就使得內存的訪問需要耗費較長的時間，從而導致內存讀寫速度較低。

發明內容

本申請提供了一種內存訪問方法和內存控制器，能夠縮短內存訪問過程中的訪問延時，提高內存訪問效率。

第一方面，本申請提供了一種內存訪問方法，該方法應用于計算機系統，所述計算機系統包括內存控制器以及內存，所述內存包括控制電路和多個寄存器。

在上述方法中，內存控制器先確定訪問隊列中第一訪問集合，該第一訪問集合中包含有連續的多個訪問請求，并且，該第一訪問集合中的多個訪問請求中均包含有第一bank group地址以及第一行地址，需要說明的是第一行地址用于指向所述內存中的一行寄存器。

例如，若訪問隊列中的請求為ABBBBBC，A、B和C分別為包含不同行地址但bankgroup地址均相同的請求，則內存控制器可確定第一訪問集合為BBBBB的請求序列。

內存控制器將確定的第一訪問集合中的多個訪問請求中的部分訪問請求的第一bank group地址修改為第二bank group地址；也就是說，若第一訪問集合中的訪問請求的bank group地址均為BG0，則可以隨機選取或按照預設的策略選取部分訪問請求將bankgroup地址修改為BG1，若內存控制器支持更多的bank group，那么內存控制器還可以將部分訪問請求的bank group地址修改為BG2或BG3等。若此處，第二bank group地址僅用于與第一bank group地址以示區別，而并不限定于某個特定的bank group地址。

內存控制器分別根據修改后的第一訪問集合中的第一訪問請求和第二訪問請求生成第一訪問指令和第二訪問指令，其中，所述第一訪問請求和所述第二訪問請求為所述第一訪問集合中相鄰的訪問請求，所述第一訪問請求和所述第一訪問指令中包含有第一bank group地址，所述第二訪問請求和所述第二訪問指令中包含有第二bank group地址。

所述內存控制器按照預設的第一時間間隔分別向所述內存發送所述第一訪問指令和所述第二訪問指令，第一時間間隔小于標準設定的連續發送具有相同bank group地址的兩個訪問指令的時間間隔，所述第一訪問指令用于指示所述內存的控制電路訪問所述第一訪問請求待訪問的第一寄存器，所述第二訪問指令用于指示所述內存的控制電路訪問所述第二訪問請求待訪問的第二寄存器。