[發(fā)明專(zhuān)利]基于隧穿場(chǎng)效應(yīng)晶體管（TFET）的高密度和低功率時(shí)序

在審

• 申請(qǐng)?zhí)枺?/td>: 201680055703.1
• 申請(qǐng)日: 2016-09-02
• 公開(kāi)（公告）號(hào): CN108141206A
• 公開(kāi)（公告）日: 2018-06-08
• 發(fā)明（設(shè)計(jì)）人: D·H·莫里斯;U·E·阿維齊;I·A·楊
• 申請(qǐng)（專(zhuān)利權(quán)）人: 英特爾公司
• 主分類(lèi)號(hào): H03K3/356
• 分類(lèi)號(hào): H03K3/356;H03K19/00
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種裝置，包括：

第一p型隧穿場(chǎng)效應(yīng)晶體管(TFET)；

第一n型TFET，所述第一n型TFET與所述第一p型TFET串聯(lián)耦合；

第一節(jié)點(diǎn)，所述第一節(jié)點(diǎn)耦合至所述第一p型TFET和所述第一n型TFET的柵極端子；

第一時(shí)鐘節(jié)點(diǎn)，所述第一時(shí)鐘節(jié)點(diǎn)耦合至所述第一p型TFET的源極端子，所述第一時(shí)鐘節(jié)點(diǎn)用于提供第一時(shí)鐘；以及

第二時(shí)鐘節(jié)點(diǎn)，所述第二時(shí)鐘節(jié)點(diǎn)耦合至所述第一n型TFET的源極端子，所述第二時(shí)鐘節(jié)點(diǎn)用于提供第二時(shí)鐘。

2.如權(quán)利要求1所述的裝置，包括：第一TFET反相器，所述第一TFET反相器具有分別耦合至所述第一p型TFET和所述第一n型TFET的漏極端子的輸入端、以及輸出端。

3.如權(quán)利要求2所述的裝置，包括：

第二p型TFET，所述第二p型TFET具有耦合至所述第二時(shí)鐘節(jié)點(diǎn)的源極端子以及耦合至所述第一TFET反相器的輸出端的柵極端子；以及

第二n型TFET，所述第二n型TFET與所述第二p型TFET串聯(lián)耦合，所述第二n型TFET具有耦合至所述第一時(shí)鐘節(jié)點(diǎn)的源極端子，并且具有耦合至所述第一TFET反相器的輸出端的柵極端子。

4.如權(quán)利要求3所述的裝置，其中，所述第二p型TFET和所述第二n型TFET的漏極端子耦合至所述第一p型TFET和所述第一n型TFET的漏極端子。

5.如權(quán)利要求3所述的裝置，包括：

第三p型TFET，所述第三p型TFET具有耦合至所述第二時(shí)鐘節(jié)點(diǎn)的源極端子，并且具有耦合至所述第一TFET反相器的輸出端的柵極端子；以及

第三n型TFET，所述第三n型TFET與所述第三p型TFET串聯(lián)耦合，所述第三n型TFET具有耦合至所述第一時(shí)鐘節(jié)點(diǎn)的源極端子，并且具有耦合至所述第一TFET反相器的輸出端的柵極端子。

6.如權(quán)利要求5所述的裝置，包括：第二TFET反相器，所述第二TFET反相器具有分別耦合至所述第三p型TFET和所述第三n型TFET的漏極端子的輸入端、以及輸出端。

7.如權(quán)利要求6所述的裝置，包括：

第四p型TFET，所述第四p型TFET具有耦合至所述第一時(shí)鐘節(jié)點(diǎn)的源極端子，并且具有耦合至所述第二TFET反相器的輸出端的柵極端子；以及

第四n型TFET，所述第四n型TFET與所述第四p型TFET串聯(lián)耦合，所述第四n型TFET具有耦合至所述第二時(shí)鐘節(jié)點(diǎn)的源極端子，并且具有耦合至所述第二TFET反相器的輸出端的柵極端子。

8.如權(quán)利要求7所述的裝置，其中，所述第四p型TFET和所述第四n型TFET的漏極端子耦合至所述第三p型TFET和所述第三n型TFET的漏極端子。

9.如權(quán)利要求7所述的裝置，包括：第三TFET反相器，所述第三TFET反相器具有分別耦合至所述第三p型TFET和所述第三n型TFET的漏極端子的輸入端、以及輸出端。

10.如權(quán)利要求1所述的裝置，包括一對(duì)反相器，所述一對(duì)反相器用于從時(shí)鐘源生成所述第一時(shí)鐘和所述第二時(shí)鐘。

11.如權(quán)利要求1所述的裝置，其中，所述第二時(shí)鐘是所述第一時(shí)鐘的反相。