[發明專利]用于三維存儲器器件的貫穿存儲器層級通孔結構

有效

• 申請號: 201680055260.6
• 申請日: 2016-09-27
• 公開（公告）號: CN108377660B
• 公開（公告）日: 2022-07-15
• 發明（設計）人: F.富山;Y.水谷;小川裕之;Y.降幡;J.于;J.卡伊;J.劉;J.阿爾斯梅爾
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/11529;H01L27/1157;H01L27/11524;H01L27/11565;H01L27/11573;H01L27/11556;H01L27/11575;H01L23/522;H01L27/02;H01L23/528;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

一種三維NAND存儲器器件，包括：位于襯底上或上方的字線驅動器裝置；位于所述字線驅動器裝置上方的交替堆疊的字線和絕緣層；延伸穿過所述交替堆疊的多個存儲器堆疊結構，每個存儲器堆疊結構包括存儲器膜和垂直半導體溝道；以及貫穿存儲器層級通孔結構，其將第一存儲器塊中的字線電耦合到所述字線驅動器裝置。所述貫穿存儲器層級通孔結構延伸穿過位于所述第一存儲器塊的階梯區域和另一存儲器塊的階梯區域之間的貫穿存儲器層級通孔區域。

相關申請的交叉引用

本申請要求于以下申請的優先權：2015年12月22日提交的美國臨時申請序列號62/271210；2016年9月19日提交的美國非臨時申請序列號 15/269041；2016年9月19日提交的美國非臨時申請序列號15/269112號； 2016年9月19日提交的美國非臨時申請序列號15/269294；2016年9月19 日提交的美國非臨時申請序列號15/269946以及2016年9月19日提交的美國非臨時申請序列號15/269017，上述申請的全部內容通過引用并入本文。

技術領域

本公開總體涉及半導體器件領域，具體涉及三維非易失性存儲器器件，比如垂直NAND串和其他三維器件，及其制造方法。

背景技術

近來，已經提出了使用有時被稱為比特成本可縮放(BiCS)體系結構的三維(3D)堆疊存儲器堆疊結構的超高密度存儲器器件。舉例來說，3D NAND 堆疊存儲器器件可由絕緣材料與間隔件材料層的交替堆疊的陣列形成，所述絕緣材料與間隔件材料層形成為導電層或用導電層代替。存儲器開口通過交替堆疊形成，并且填充有存儲器堆疊結構，每個存儲器堆疊結構包括垂直堆疊的存儲器元件和垂直半導體通道。包括交替堆疊和存儲器堆疊結構的存儲器層級組件形成在襯底上。導電層可以用作3D NAND堆疊存儲器器件的字線，覆蓋存儲器堆疊結構陣列的位線可以連接到垂直半導體溝道的漏極端。隨著三維存儲器器件縮小到更小的器件尺寸，外圍器件的器件面積占據了整個芯片面積的很大一部分。因此，期望在不顯著增加總芯片尺寸的情況下提供各種外圍器件(例如字線驅動器電路)的方法。此外，存儲器堆棧結構陣列中的高效配電網絡可以提高三維存儲器器件的性能。也期望一種增強功率分布而不過度增加半導體芯片的占用空間的方法。

發明內容

根據本公開的一個方面，提供了一種三維NAND存儲器器件，包括：位于襯底上或上方的字線驅動器裝置；位于所述字線驅動器裝置上方的字線和絕緣層的交替堆疊；延伸穿過所述交替堆疊的多個存儲器堆疊結構，每個存儲器堆疊結構包括存儲器膜和垂直半導體溝道；以及貫穿存儲器層級通孔結構，其將第一存儲器塊中的字線電耦合到所述字線驅動器裝置。所述貫穿存儲器層級通孔結構延伸穿過位于所述第一存儲器塊的階梯區域和另一存儲器塊的階梯區域之間的貫穿存儲器層級通孔區域。

根據本公開的一方面，提供了一種半導體結構，其包括：存儲器層級組件，其位于半導體襯底之上并包括至少一個交替堆疊和垂直延伸穿過所述至少一個交替堆疊的存儲器堆疊結構，其中，所述至少一個交替堆疊包括相應絕緣層和相應導電層的交替層；多個橫向伸長的接觸通孔結構，其垂直延伸穿過所述存儲器層級組件，沿著第一水平方向橫向延伸，并且將所述至少一個交替堆疊橫向分成多個橫向間隔開的塊，其中，所述多個塊包括一組三個相鄰塊，其依次包括沿著垂直于所述第一水平方向的第二水平方向布置的第一塊、第二塊和第三塊；以及貫穿存儲器層級通孔區域，其位于鄰近所述第二塊的縱向端部并且在所述第一塊的階梯區域和所述第三塊的階梯區域之間。所述第一和第三塊的每個階梯區域包括其中每個下層導電層沿著所述第一水平方向比所述存儲器層級組件內的任何上層導電層更遠地延伸的階梯。所述貫穿存儲器層級通孔區域包括貫穿存儲器層級通孔結構，其至少從包括所述存儲器層級組件的最頂表面的第一水平面垂直延伸到包括所述存儲器層級組件的最底表面的第二水平面。