[發明專利]基于塊的處理器核拓撲寄存器

有效

• 申請號: 201680054497.2
• 申請日: 2016-09-13
• 公開（公告）號: CN108027807B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: D·C·伯格;A·L·史密斯
• 申請（專利權）人: 微軟技術許可有限責任公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;姚杰

公開了與基于塊的處理器核拓撲寄存器相關的系統、裝置和方法。在所公開的技術的一個示例中，處理器可以包括用于執行包括多個指令塊的程序的多個基于塊的處理器核。相應的基于塊的處理器核可以包括可共享資源和可編程復合拓撲寄存器。可編程復合拓撲寄存器可用于指派共享可共享資源的物理處理器核組。

背景技術

由于摩爾定律所預測的持續的晶體管擴展，微處理器已經從晶體管數的持續增加、集成電路成本、制造資本、時鐘頻率、以及能量效率中收益，而相關的處理器指令集架構(ISA)卻很小變化。然而，從在過去40年里驅動半導體工業的光刻擴展實現的益處正在放緩或者甚至反轉。精簡指令集計算(RISC)架構已經成為處理器設計中的主導典范很多年。亂序超標量實現尚未在面積或性能方面展現出持續改進。因此，存在對于擴展性能改進的處理器ISA改進的足夠機會。

發明內容

公開了用于將處理器核的一個或多個資源組成為較大的邏輯處理核的方法、設備和計算機可讀存儲設備。處理器核實現了基于塊的處理器指令集架構(BB-ISA)。所描述的技術和工具能夠潛在地改進處理器性能，并且可以彼此分離地被實現，或者彼此各種組合被實現。如下面將更充分地描述的，所描述的技術和工具可以被實現在以下各項中：數字信號處理器、微處理器、專用集成電路(ASIC)、軟處理器(例如，使用可重新配置邏輯被實現在現場可編程門陣列(FPGA)中的微處理器核)、可編程邏輯、或者其他適合的邏輯電路。如對于本領域的普通技術人員而言將容易地明顯的，所公開的技術可以被實現在各種計算平臺中，包括但不限于服務器、大型機、手機、智能電話、PDA、手持式設備、手持式計算機、觸摸屏平板設備、平板計算機、可穿戴計算機、以及膝上型計算機。

在所公開的技術的一些示例中，處理器可以包括用于執行包括多個指令塊的程序的多個基于塊的處理器核。各個基于塊的處理器核可以包括可共享資源和可編程復合拓撲寄存器。可編程復合拓撲寄存器可用于指派共享可共享資源的物理處理器核組。

提供本發明內容以引入以在具體實施方式中下面進一步描述的簡化形式的概念的選擇。本發明內容不旨在標識要求保護的主題的關鍵特征或基本特征，其也不旨在用于限制要求保護的主題的范圍。所公開的主題的前述和其他目標、特征以及優點將從參考附圖進行的以下具體實施方式變得更加明顯。

附圖說明

圖1圖示了如可以在所公開的技術的一些示例中使用的包括多個處理器核的基于塊的處理器。

圖2圖示了如可以在所公開的技術的一些示例中使用的基于塊的處理器核。

圖3圖示了根據所公開的技術的某些示例的多個指令塊。

圖4圖示了源代碼和相應的指令塊的部分。

圖5圖示了如可以在所公開的技術的一些示例中使用的基于塊的處理器頭部和指令。

圖6是圖示基于塊的處理器中的處理器核的狀態的進展的示例的流程圖。

圖7是圖示了包括具有多個基于塊的處理器核的處理器的示例系統的圖。

圖8是圖示了包括可共享和不可共享資源的基于塊的處理器核的示例的圖。

圖9是圖示了基于塊的處理器核的示例控制寄存器的圖。

圖10至圖12圖示了被配置為使得資源在物理處理器核之間共享的多核處理器的示例。

圖13和圖14是圖示了可以在公開的技術的一些示例中執行的使用邏輯處理器和/或邏輯資源對處理器進行編程以執行線程的示例方法的流程圖。

圖15-17是圖示了可以在本公開技術的一些示例中使用的在邏輯處理器和/或邏輯資源上配置和/或執行程序的線程的示例方法的流程圖。

圖18是圖示了用于實現所公開技術的一些實施例的合適計算環境的框圖。

具體實施方式