[發(fā)明專利]針對基于塊的處理器的調(diào)試支持

有效

• 申請?zhí)枺?/td>: 201680054433.2
• 申請日: 2016-09-13
• 公開（公告）號: CN108027731B
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計）人: D·C·伯格;A·L·史密斯
• 申請（專利權(quán)）人: 微軟技術(shù)許可有限責(zé)任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F11/00;G06F11/36;G06F9/30
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華

1.一種處理器，包括：

多個基于塊的處理器核，包括第一基于塊的處理器核，用于執(zhí)行包括指令頭部和多個指令的指令塊，所述第一基于塊的處理器核包括：

執(zhí)行控制邏輯，被配置為在默認執(zhí)行模式期間調(diào)度所述多個指令中的相應(yīng)指令用于按照動態(tài)順序執(zhí)行，并且在調(diào)試模式期間調(diào)度所述相應(yīng)指令用于按照靜態(tài)順序執(zhí)行，所述動態(tài)順序是在所述指令塊的執(zhí)行期間并且基于所述多個指令的操作數(shù)何時準備好而被確定的，所述靜態(tài)順序是基于在所述指令塊被執(zhí)行之前可用的信息而被確定的；以及

與所述執(zhí)行控制邏輯通信的核狀態(tài)訪問邏輯，所述核狀態(tài)訪問邏輯被配置為讀取所述基于塊的處理器核的中間狀態(tài)并且僅在所述調(diào)試模式期間在所述基于塊的處理器核外部提供所述中間狀態(tài)；以及

硬件控制單元，包括耦合至所述多個基于塊的處理器核的調(diào)試控制模塊，所述調(diào)試控制模塊被配置為從所述核狀態(tài)訪問邏輯接收所述中間狀態(tài)并且基于來自用戶的輸入更新所述中間狀態(tài)中的至少一項。

2.根據(jù)權(quán)利要求1所述的處理器，其中所述靜態(tài)順序是編譯器生成的順序。

3.根據(jù)權(quán)利要求1所述的處理器，其中所述靜態(tài)順序基于所述指令塊的依賴圖的寬度優(yōu)先遍歷。

4.根據(jù)權(quán)利要求1所述的處理器，其中所述靜態(tài)順序與編譯器生成的順序不同，并且其中所述執(zhí)行控制邏輯還被配置為接收指示要執(zhí)行所述指令塊的哪個指令的信息。

5.根據(jù)權(quán)利要求1所述的處理器，其中所述處理器核的所述中間狀態(tài)包括所述處理器核的指令窗口的操作數(shù)緩沖器。

6.根據(jù)權(quán)利要求1所述的處理器，還包括：

與所述執(zhí)行控制邏輯通信的頭部譯碼邏輯，所述頭部譯碼邏輯被配置為對所述指令塊的所述指令頭部進行譯碼，并且其中所述調(diào)試模式響應(yīng)于對所述指令頭部的聲明的標志進行譯碼而被發(fā)起。

7.根據(jù)權(quán)利要求1所述的處理器，其中所述基于塊的處理器核的所述中間狀態(tài)是所述基于塊的處理器核本地的未提交結(jié)果。

8.一種在第一基于塊的處理器核上執(zhí)行第一指令塊和在第二基于塊的處理器核上執(zhí)行第二指令塊的方法，所述第一指令塊包括第一指令頭部和第一多個指令，所述第二指令塊包括第二指令頭部和第二多個指令，所述方法包括：

在默認執(zhí)行模式期間調(diào)度所述第一多個指令用于按照動態(tài)順序執(zhí)行，所述動態(tài)順序是在所述第一指令塊的執(zhí)行期間并且基于所述第一多個指令的操作數(shù)何時準備好而被確定的；

通過在所述第一基于塊的處理器核和所述第二基于塊的處理器核之間共享的硬件控制單元的調(diào)試控制模塊，基于在所述第二指令塊被執(zhí)行之前可用的信息，確定用于執(zhí)行所述第二多個指令的靜態(tài)順序，所述靜態(tài)順序不同于用于執(zhí)行所述第二多個指令的編譯器生成的順序；

在調(diào)試模式期間調(diào)度所述第二指令塊的所述第二多個指令用于按照所述靜態(tài)順序執(zhí)行；

讀取所述第二基于塊的處理器核的中間狀態(tài)；以及

僅在所述調(diào)試模式期間在所述第二基于塊的處理器核外部提供所述中間狀態(tài)。

9.根據(jù)權(quán)利要求8所述的方法，其中所述靜態(tài)順序基于所述指令塊的依賴圖的寬度優(yōu)先遍歷。

10.根據(jù)權(quán)利要求8所述的方法，其中所述方法還包括：

在所述第二基于塊的處理器核處，從所述調(diào)試控制模塊接收指示要執(zhí)行所述第二指令塊的哪個指令的信息。

11.根據(jù)權(quán)利要求8所述的方法，其中所述第二基于塊的處理器核的所述中間狀態(tài)包括所述第二基于塊的處理器核的指令窗口的操作數(shù)緩沖器。

12.根據(jù)權(quán)利要求8所述的方法，還包括：

對所述第二指令頭部進行譯碼，以及

響應(yīng)于對所述第二指令頭部的聲明的標志進行譯碼而發(fā)起所述調(diào)試模式。