[發明專利]控制處理系統中的電壓偏差

在審

• 申請號: 201680054301.X
• 申請日: 2016-09-08
• 公開（公告）號: CN108027639A
• 公開（公告）日: 2018-05-11
• 發明（設計）人: E·W·馬胡林;S·B·帕蒂爾;M·P·圣勞倫特
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

系統及方法涉及控制處理系統中的電壓偏差。調度器接收待發布以在管線中執行的事務。在發布特定事務之前估計在所述事務執行于所述管線中的情況下將發生的電壓偏差。使用閾值比較器來確定所述估計的電壓偏差是否將超過指定閾值以造成電壓過沖或下沖。所述調度器經配置以在所述事務經發布以執行于所述管線中之前實施一或多個校正性措施，例如增大或減小所述管線中的能量，以緩解可能的電壓過沖或下沖。

技術領域

所揭示的方面涉及控制處理系統中的電壓偏差。更特定來說，例示性方面涉及一種調度器，其經配置以在對事務進行調度之前提前估計電壓偏差且實施校正性措施以緩解電壓過沖或下沖。

背景技術

管理處理器及微處理器中的功率消耗為至關重要的設計考慮因素。舉例來說，當功率消耗增大時，且更特定來說，當跨越其上集成有處理器的芯片或裸片的功率分布中存在偏差或噪聲時出現的問題的實例為減小的電池使用壽命及增大的熱產生。

一些處理器采用電壓調節器及自訂功率遞送/分布網絡(PDN)以迎合系統單芯片(SoC)上的不同組件及子系統的變化的功率及電壓值。需要防止或緩解在執行處理器上的過程期間發生電壓及功率偏差。然而，可能難以控制跨越各種過程的此類偏差，此是因為不同過程可以不同方式外加應力于SoC的組件。送到各個組件的供應電流可能在極小時間段內顯著地變化。電流的變化依據微分式dI/dt測量，其中I為電流且t為時間。對于給定電感L，電壓降V通過表達式V＝L(dI/dt)給出。因此，通過控制dI/dt，有可能管理電壓偏差且對應地管理功率波動(因為功率為V*I)。

為此目的，針對控制電壓偏差的一些努力集中于(例如，在處理器的個別時鐘周期期間)監測處理器或SoC的功能塊的活動水平。舉例來說，時鐘門控技法可用于基于每一時鐘周期中的功能塊的特定特征來開啟或關閉特定功能塊。已(例如)基于低級電路模擬提前知曉針對每一功能塊的在作用中及閑置狀態(即，開/關狀態)的電流消耗。處理器可包含監測器(其可使用合適的硬件及/或軟件的組合實施)(例如)以基于功能塊在特定時鐘周期中是否在作用中而確定所述功能塊在所述特定時鐘周期中的電流消耗。監測器可確定各種功能塊在每一時鐘周期中的電流消耗，且將其加在一起以確定處理器在時鐘周期中的總電流消耗。監測器可經配置以計算步階響應或脈沖響應(例如，針對所述PDN的給定電感/電容)來獲得時鐘周期中的電壓偏差。

監測器可具備可接受的最大/正電壓偏差閾值及最小/負電壓偏差閾值。如果存在分別相對于正或負電壓偏差閾值的電壓過沖或下沖，則監測器可經配置以對此類過沖或下沖做出反應。舉例來說，如果存在相對于負電壓偏差閾值的下沖(即，電壓偏差降到負電壓偏差閾值以下(或在負方向上超出所述閾值))，則監測器可使得采取動作來降低電流以試圖緩解所述電壓偏差。舉例來說，可停止指令處理，可實施時鐘門控，等等。另一方面，如果存在相對于正電壓偏差閾值的過沖(即，電壓偏差升到正電壓偏差閾值以上(或在正方向上超出所述閾值))，則監測器可使得執行將增大電流消耗的動作(例如，引入假性操作(例如，無操作或“NOP”來消耗電流以試圖緩解電壓偏差)。

因此，監測器可包含反饋回路或其它控制系統來對電壓偏差做出反應且實施校正性動作。然而，引發從電壓偏差發生之時到可實施校正性動作之時的時間延遲。因此，在從電壓偏差發生之時到系統可做出反應且實施校正性措施之時的臨時持續時間中，處理器或SoC可能遭受大電壓偏差的負作用。歸因于控制邏輯中所涉及的時延及在如上文所描述實施校正性措施中所涉及的反饋路徑，此臨時持續時間在一些情況下可能為顯著的。

因此，需要對可有效地控制電壓偏差及功率波動而不遭受習知技法面對的前述挑戰的解決方案。

發明內容