[發明專利]預取指令塊

有效

• 申請號: 201680054176.2
• 申請日: 2016-09-13
• 公開（公告）號: CN108027766B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: D·C·伯格
• 申請（專利權）人: 微軟技術許可有限責任公司
• 主分類號: G06F12/0806
• 分類號: G06F12/0806;G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;崔卿虎

1.一種處理器，包括被配置為使用塊原子執行模型來執行程序的基于塊的處理器核，所述程序包括多個指令塊，各自的指令塊包括被原子地執行的多個指令，其中所述塊原子執行模型是其中由所述各自的指令塊生成的可見架構狀態作為在所述基于塊的處理器核外部的單個事務而出現的執行模型，其中所述各自的指令塊的中間結果在所述基于塊的處理器核的外部不可見，并且所述各自的指令塊的最終結果在所述基于塊的處理器核的外部可見，所述基于塊的處理器核包括：

預取邏輯，被配置為接收對預測的指令塊的引用，并且基于所述預測的指令塊的起始地址和所述預測的指令塊的結束來確定所述預測的指令塊到多個線的映射，所述預測的指令塊的所有部分的集合被存儲在本地存儲器的多個不同地址處；以及

流傳輸指令緩沖器，被配置為選擇性地存儲所述預測的指令塊的與所述多個線中的各個線相對應的部分，并且當所述程序的控制沿著預測的執行路徑傳遞到所述預測的指令塊時提供所述預測的指令塊的存儲的部分，所述流傳輸指令緩沖器被組織為循環緩沖器。

2.根據權利要求1所述的基于塊的處理器核，其中所述流傳輸指令緩沖器被配置為將所述預測的指令塊的所有部分按相繼順序存儲在所述流傳輸指令緩沖器中。

3.根據權利要求1所述的基于塊的處理器核，進一步包括：

指令高速緩存，被配置為存儲與所述多個指令塊相關聯的高速緩存線，并且其中所述預測的指令塊的存儲在所述流傳輸指令緩沖器中的所述存儲的部分未被存儲在所述指令高速緩存中。

4.根據權利要求1所述的基于塊的處理器核，其中所述預取邏輯進一步被配置為譯碼所述預測的指令塊的指令頭部以確定所述預測的指令塊的結束。

5.根據權利要求1所述的基于塊的處理器核，其中所述流傳輸指令緩沖器進一步被配置為索引存儲在所述流傳輸指令緩沖器中的每個指令塊。

6.根據權利要求1至5中任一項所述的基于塊的處理器核，其中所述流傳輸指令緩沖器進一步被配置為：

當所述程序的控制傳遞到與所述預測的執行路徑不同的執行路徑時，將所述流傳輸指令緩沖器中的有效條目標記為錯誤預測的條目；以及

在所述錯誤預測的條目中的一個條目被重寫之前，重用所述流傳輸指令緩沖器內的所述錯誤預測的條目中的所述條目。

7.根據權利要求1至5中任一項所述的基于塊的處理器核，其中當所述程序的控制傳遞到與所述預測的執行路徑不同的執行路徑時，所述流傳輸指令緩沖器的未決的存儲器請求被沖刷。

8.一種處理器，包括被配置為使用塊原子執行模型來執行多個指令塊的基于塊的處理器核，各自的指令塊包括多個指令，其中所述塊原子執行模型是其中由所述各自的指令塊生成的可見架構狀態作為在所述基于塊的處理器核外部的單個事務而出現的執行模型，其中所述各自的指令塊的中間結果在所述基于塊的處理器核的外部不可見，并且所述各自的指令塊的最終結果在所述基于塊的處理器核的外部可見，所述基于塊的處理器核包括：

本地緩沖器，用于存儲指令塊并且向指令流水線提供所述指令塊，所述本地緩沖器包括被組織為循環緩沖器的流傳輸指令緩沖器；

預測邏輯，被配置為標識用于由所述基于塊的處理器核來執行的預測的指令塊；以及

預取邏輯，被配置為：

基于所述預測的指令塊的起始地址和所述預測的指令塊的結束地址來確定所述預測的指令塊到所述本地緩沖器的多個線的映射，并且其中所述預測的指令塊被映射到所述流傳輸指令緩沖器的所述循環緩沖器的連續順序位置，所述預測的指令塊的所有部分的集合被存儲在本地存儲器的多個不同地址處；以及

管理所述本地緩沖器，使得所述預測的指令塊響應于所述預測的指令塊被標識而被存儲在所述本地緩沖器中。

9.根據權利要求8所述的基于塊的處理器核，其中所述本地緩沖器進一步包括被配置為將所述預測的指令塊的至少一部分存儲在所述本地緩沖器的映射的線中的關聯指令高速緩存。