[發明專利]對異構壓縮加速器中的經壓縮的流進行錯誤校驗

有效

• 申請號: 201680053539.0
• 申請日: 2016-08-08
• 公開（公告）號: CN108028663B
• 公開（公告）日: 2021-11-26
• 發明（設計）人: J.D.吉爾福德;V.戈帕爾;L.科克雷爾
• 申請（專利權）人: 英特爾公司
• 主分類號: H03M7/30
• 分類號: H03M7/30
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 畢錚;申屠偉進

壓縮引擎可以被設計用于經壓縮的流的更高效的錯誤校驗，以包括異構設計的適配，所述異構設計包括壓縮和解壓縮的交錯的硬件和軟件級。字符串匹配器的輸出可以被逆轉以生成位流，所述位流然后與到壓縮引擎的輸入流相比較作為第一錯誤校驗。壓縮引擎的最終經壓縮輸出可以被部分地解壓縮以對熵代碼編碼器的熵代碼編碼進行逆轉。經部分解壓縮的輸出可以與熵代碼生成器的輸出相比較以執行第二錯誤校驗。在第一錯誤校驗時找到錯誤大大降低生成故障或異常的延遲，利用軟件而不是專門硬件執行壓縮和解壓縮的計算密集方面也是如此。

技術領域

本公開關于存儲器管理的領域，并且特別地關于優化對異構壓縮加速器中的經壓縮的流進行錯誤校驗。

背景技術

硬件加速器為定制電路設計提供實現數量級的性能和功率改進的機會。然而，由于技術已經進步，需要被處理、存儲和傳輸的數據量也已經發展。所謂的大數據是當今技術解決方案的一大部分，并且利用大數據，進步用于壓縮和解壓縮的方案，使得比以往任何時候都在更少的空間中（或要求更少帶寬）存儲和傳輸更多數據。然而，存在檢測執行壓縮的硬件引擎中的無聲數據損壞的挑戰。軟錯誤（SER）的問題是已知的，但這些通常是可檢測的。然而，當在壓縮操作期間沒有檢測到錯誤時，該問題是嚴重的。生成高度壓縮的流的算法遭受以下問題：損壞的流非常難以從中恢復數據；在最差情況下，丟失在損壞點之后的所有數據。

大多數當前解決方案僅僅依賴于固化在壓縮器中使用的結構，諸如糾錯碼（ECC）保護的RAM或校驗位（parity）保護的總線。但是，如果存在未檢測到的多位錯誤或者計算數據路徑邏輯中的事件，則不清楚這些是否可以被避免，除非使用其本質上不精確的概率方法。一些開發者聲稱已經開發完全解壓縮操作作為對壓縮的錯誤校驗，但該解決方案是昂貴的，由于其要求顯著的硬件資源并且還向應用的處理流水線增加顯著的延遲。

附圖說明

圖1是具有完全壓縮和解壓縮引擎的示例性錯誤校驗系統的示圖。

圖2是具有異構壓縮和解壓縮引擎而沒有完全解壓縮的示例性錯誤校驗系統的示圖。

圖3是用于采用圖2的系統的異構設計對經壓縮流進行錯誤校驗的示例性方法的流程圖。

圖4是用于采用圖2的系統的異構設計對經壓縮流進行錯誤校驗的另一個示例性方法的流程圖。

圖5A是圖示根據一個實施例的有序流水線和寄存器重命名級、無序發出/執行流水線的框圖。

圖5B是圖示根據一個實施例的用于實現固態存儲器設備中的壓縮/解壓縮優化的處理器的微架構的框圖。

圖6圖示根據一個實施例的用于包括執行固態存儲器設備中的壓縮/解壓縮優化的邏輯電路的處理器的微架構的框圖。

圖7是根據一種實現方式的計算機系統的框圖。

圖8是根據另一種實現方式的計算機系統的框圖。

圖9是根據一種實現方式的片上系統的框圖。

圖10圖示用于計算系統的框圖的另一種實現方式。

圖11圖示用于計算系統的框圖的另一種實現方式。

具體實施方式

對于當采用完全解壓縮作為對壓縮的錯誤校驗時對應用處理的昂貴影響的一個解決方案是要使用異構（或混合）壓縮和解壓縮設計，其使用硬件和軟件二者。這些引擎小得多，因為需要較少硬件，而是以一些軟件處理為代價的。在這些異構模型中提供錯誤校驗可能產生附加挑戰，包括在檢測錯誤中增加的延遲。這可能是由于在應用的處理流程的關鍵路徑中的多個硬件-軟件交互而引起的。本公開提出使用異構壓縮和解壓縮引擎的具有降低的延遲的實現經壓縮流內的錯誤檢測的解決方案，比完全壓縮之后是完全解壓縮更好。