[發明專利]低功率雙糾錯－三檢錯(DEB-TED)解碼器

有效

• 申請號: 201680052581.0
• 申請日: 2016-08-25
• 公開（公告）號: CN108055876B
• 公開（公告）日: 2022-11-18
• 發明（設計）人: S-O·鄭;S·崔;B·K·宋;T·那;J·金;J·P·金;S·金;T·金;S·H·康
• 申請（專利權）人: 高通股份有限公司;延世大學校產學協力團
• 主分類號: H03M13/15
• 分類號: H03M13/15;G06F11/10;H03M13/00
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳煒;袁逸

1.一種檢錯和糾錯裝置，包括：

單差錯位置解碼器，其被配置為定位在輸入數據中的單差錯；

雙差錯位置解碼器，其被配置為定位在所述輸入數據中的雙差錯；以及

糾錯器，其被耦合到所述單差錯位置解碼器和所述雙差錯位置解碼器以生成經糾正的輸出數據。

2.如權利要求1所述的裝置，其特征在于，進一步包括：

校正子生成器，其被配置為接收所述輸入數據并且基于所述輸入數據來生成第一矢量信號輸出和一個或多個附加矢量信號輸出；以及

控制器，其被配置為接收所述第一矢量信號輸出和所述一個或多個附加矢量信號輸出，并且基于所述第一矢量信號輸出和所述一個或多個附加矢量信號輸出來生成單糾錯輸出和雙糾錯輸出，

其中所述單差錯位置解碼器被配置為接收所述單糾錯輸出并且生成單差錯位置解碼器輸出；以及

其中所述雙差錯位置解碼器被配置為接收所述雙糾錯輸出并且生成雙差錯位置解碼器輸出。

3.如權利要求2所述的裝置，其特征在于，所述校正子生成器包括奇偶校驗矩陣解碼器。

4.如權利要求3所述的裝置，其特征在于，所述奇偶校驗矩陣解碼器可包括基于XOR樹的奇偶校驗矩陣解碼器。

5.如權利要求2所述的裝置，其特征在于，進一步包括雙檢錯器，其被配置為從所述校正子生成器接收所述第一矢量信號輸出和所述一個或多個附加矢量信號輸出。

6.如權利要求5所述的裝置，其特征在于，所述雙檢錯器被配置為基于所述第一矢量信號輸出和所述一個或多個附加矢量信號輸出中的兩者或更多者來生成雙檢錯輸出。

7.如權利要求6所述的裝置，其特征在于，進一步包括標志生成器，其被配置為從所述雙檢錯器接收所述雙檢錯輸出和從所述校正子生成器接收所述第一矢量信號輸出，并且基于所述雙檢錯輸出和所述第一矢量信號輸出來生成差錯標志。

8.如權利要求6所述的裝置，其特征在于，進一步包括復用器，其包括：

第一輸入，其被耦合到所述單差錯位置解碼器輸出；以及

第二輸入，其被耦合到所述雙差錯位置解碼器輸出。

9.如權利要求8所述的裝置，其特征在于，所述復用器進一步包括：

控制輸入，其被配置為接收所述雙檢錯輸出；以及

輸出，其被配置為基于所述控制輸入來輸出所述單差錯位置解碼器輸出或所述雙差錯位置解碼器輸出。

10.如權利要求9所述的裝置，其特征在于，進一步包括糾錯器，包括：

輸入，其被配置為接收所述輸入數據；

差錯位置解碼器輸入，其被耦合到所述復用器的輸出；以及

輸出，其被配置為基于所述輸入數據和所述差錯位置解碼器輸入來輸出所述經糾正的輸出數據。

11.如權利要求2所述的裝置，其特征在于，進一步包括：

定時控制器，其具有控制輸入和控制輸出；

第一觸發器，其包括被耦合以接收所述單糾錯輸出的輸入，被耦合到所述定時控制器的控制輸出的翻轉輸入，以及被配置為輸出第一經遞送校正子輸出的輸出；以及

第二觸發器，其包括被耦合以接收所述雙糾錯輸出的輸入，被耦合到所述定時控制器的控制輸出的翻轉輸入，以及被配置為輸出第二經遞送校正子輸出的輸出。

12.如權利要求11所述的裝置，其特征在于，所述定時控制器包括延遲單元。

13.如權利要求12所述的裝置，其特征在于，所述延遲單元包括一個或多個邏輯門。

14.如權利要求13所述的裝置，其特征在于，所述延遲單元進一步包括一個或多個緩沖器。