[發明專利]DRAM設備、錯誤校正管理的方法和存儲器控制器

有效

• 申請號: 201680050178.4
• 申請日: 2016-08-04
• 公開（公告）號: CN107924698B
• 公開（公告）日: 2022-06-21
• 發明（設計）人: J.B.哈爾伯特;K.S.拜因斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G11C11/409
• 分類號: G11C11/409;G06F11/10
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學斌;鄭冀之

1.一種動態隨機存取存儲器DRAM設備，包括：

存儲器陣列，其包括利用地址信息可尋址的存儲器位置，該存儲器位置包括數據和與該數據相關聯的內部校驗位，該DRAM設備用來在錯誤校驗操作期間生成內部校驗位；以及

I/O（輸入/輸出）電路，其用來耦合至相關聯的存儲器控制器，當被耦合至相關聯的存儲器控制器時該I/O電路用來接收讀取命令，該讀取命令用來標識地址位置；

其中響應于接收到讀取命令，如果該DRAM設備被配置用于校驗位讀取CBRD模式，則該讀取命令用來促使該DRAM設備經由I/O電路發送與所標識的地址位置相關聯的內部校驗位，并且如果該DRAM設備沒有被配置用于CBRD模式，則該讀取命令用來促使該DRAM設備在不暴露內部校驗位的情況下返回與所標識的地址位置相關聯的數據。

2.根據權利要求1所述的DRAM設備，其中該DRAM設備包括擴展的雙倍數據速率版本4兼容同步動態隨機存取存儲器設備DDR4E SDRAM。

3.根據權利要求1所述的DRAM設備，其中該內部校驗位包括錯誤校正編碼ECC數據的八個位。

4.根據權利要求1所述的DRAM設備，其中該I/O電路用來：在對于DRAM設備的讀取突發長度上每個突發循環一個位、在CBRD模式中輸出校驗位。

5.根據權利要求4所述的DRAM設備，其中該I/O電路用來在對于突發長度BL8的每個循環的數據信號線D[0]上輸出一個校驗位。

6.根據權利要求1所述的DRAM設備，其中該I/O電路用來向相關聯的存儲器控制器提供內部校驗位以便使存儲器控制器執行系統級ECC。

7.根據權利要求1所述的DRAM設備，其中該DRAM設備用來向相關聯的存儲器控制器將內部校驗位暴露為只讀位。

8.根據權利要求1所述的DRAM設備，其中該讀取命令是標準讀取RD命令，并且如果該命令是任何其他類型的讀取命令，則該DRAM設備將返回錯誤。

9.根據權利要求1所述的DRAM設備，該DRAM設備進一步包括：

模式寄存器，其包括用來將DRAM設備選擇性地配置用于校驗位讀取CBRD模式的至少一個位。

10.一種用于存儲器子系統中的錯誤校正管理的方法，包括：

將模式寄存器設置成使存儲器設備配置用于校驗位讀取模式；

在存儲器設備處接收讀取命令，該讀取命令用來標識地址位置；以及

響應于接收到讀取命令，

當存儲器設備被配置用于校驗位讀取模式時，響應于讀取命令發送對應于所標識的地址位置的內部校驗位，在存儲器設備的錯誤校驗操作期間在存儲器設備內部生成內部校驗位以供存儲器設備使用，并且

當存儲器設備沒有被配置用于校驗位讀取模式時，在不暴露內部校驗位的情況下，響應于讀取命令返回對應于所標識的地址位置的數據。

11.根據權利要求10所述的方法，其中該內部校驗位包括錯誤校正編碼ECC數據的八個位。

12.根據權利要求10所述的方法，其中發送校驗位包括在對于存儲器設備的讀取突發長度上每個突發循環發送一位。

13.根據權利要求10所述的方法，其中設置模式寄存器包括響應于由存儲器控制器發送到存儲器設備的模式寄存器設置命令在模式寄存器中寫入位。