[發(fā)明專利]A/D轉(zhuǎn)換器

有效

• 申請?zhí)枺?/td>: 201680046653.0
• 申請日: 2016-07-14
• 公開（公告）號: CN107925415B
• 公開（公告）日: 2021-12-07
• 發(fā)明（設(shè)計(jì)）人: 根塚智裕
• 申請（專利權(quán)）人: 株式會社電裝
• 主分類號: H03M1/54
• 分類號: H03M1/54
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 樸勇

A/D轉(zhuǎn)換器具備：積分器(10)，具有具備第1輸入端子與輸出端子的運(yùn)算放大器(11)、以及積分電容(C1)；量化器(20)，輸出將運(yùn)算放大器的輸出信號量化而得到的量化結(jié)果；以及DAC(30)，連接于第1輸入端子，決定DAC電壓。積分器在積分電容與運(yùn)算放大器的輸出端子之間具有反饋開關(guān)(S3)。作為輸入信號的模擬信號被輸入到積分電容與反饋開關(guān)之間。積分電容對模擬信號進(jìn)行采樣。量化器基于運(yùn)算放大器的輸出進(jìn)行量化。DAC對蓄積于積分電容的電荷依次進(jìn)行減法運(yùn)算，從而將模擬信號轉(zhuǎn)換為數(shù)字值。

關(guān)聯(lián)申請的相互參照

本申請基于2015年9月3日申請的日本專利申請?zhí)?015－173922號，在此引用其記載內(nèi)容。

技術(shù)領(lǐng)域

本公開涉及能夠以簡單的構(gòu)成實(shí)現(xiàn)高速并且高精度的A/D轉(zhuǎn)換的A/D轉(zhuǎn)換器。

背景技術(shù)

以環(huán)境問題和能源問題為背景，提高了對于更高速且高精度地控制汽車或工業(yè)設(shè)備而抑制排出氣體、或減少使用的能源量的要求。控制汽車或工業(yè)設(shè)備的控制電路正在進(jìn)行數(shù)字化，通常是在通過A/D(模擬/數(shù)字)轉(zhuǎn)換器(ADC)將檢測設(shè)備的物理狀態(tài)的傳感器所輸出的模擬信號轉(zhuǎn)換為數(shù)字信號后，使用數(shù)字信號處理的結(jié)果來控制設(shè)備。因此，對于高速并且高精度的ADC的要求提高。

例如，關(guān)于專利文獻(xiàn)1記載的依次比較(SAR)型的ADC，為了減少構(gòu)成ADC的電容元件的電容值的誤差所引起的A/D轉(zhuǎn)換的非線性誤差，構(gòu)成為對于在執(zhí)行A/D轉(zhuǎn)換時(shí)使用的電容實(shí)施顫振(dithering)。

另一方面，專利文獻(xiàn)2以及非專利文獻(xiàn)1中記載的ADC是利用Δ∑(Delta sigma)調(diào)制而實(shí)現(xiàn)高精度化的Δ∑型A/D轉(zhuǎn)換器。

另外，專利文獻(xiàn)3中記載的A/D轉(zhuǎn)換器是使模擬量化器的反饋量的大小可變的增量Δ(增長Δ)型的A/D轉(zhuǎn)換器。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1:US8810443B2

專利文獻(xiàn)2:US5189419A

專利文獻(xiàn)3:US6999014B2

非專利文獻(xiàn)

非專利文獻(xiàn)1:K.C.-H.Chao,S.Nadeem,W.L.Lee,and C.G.Sodini,“A HigherOrder Topology for Interpolative Modulators for Oversampling A/D Converter”,IEEE Transactions on Circuits and Systems,Vol.37,No.3,Mar.1990

發(fā)明內(nèi)容

專利文獻(xiàn)1中記載的A/D轉(zhuǎn)換器為了高精度化使用了被稱為顫振的方法。然而，顫振雖然能夠在時(shí)間方向上分散元件的誤差來在表觀上減少誤差，但是不能完全消除在時(shí)間方向上分散的誤差。另外，為了實(shí)施顫振需要追加的控制機(jī)構(gòu)，擔(dān)心增大元件面積和消耗電力。

另外，作為顫振以外的高精度化方法，廣泛使用了在測定元件的誤差之后存儲與元件的誤差相應(yīng)的校正值，并基于校正值校正A/D轉(zhuǎn)換結(jié)果的被稱作修整的方法。然而，為了實(shí)現(xiàn)修整，需要追加用于存儲校正值的存儲元件及用于基于存儲的校正值執(zhí)行校正的校正機(jī)構(gòu)。

并且，在使用在SAR型的A/D轉(zhuǎn)換器中成為主流的電容DAC的電路構(gòu)成中，為了高精度化，需要提高電容DAC所使用的電容元件的相對精度，總電容值必須較大。因此，在A/D轉(zhuǎn)換的過程中，通過參照電壓來驅(qū)動具有較大的電容值的電容DAC，因此在不能以足夠低的阻抗供給參照電壓的狀況下，參照電壓的建立(settling)需要較長的時(shí)間。由此，存在越是為了高精度化而增大電容值，高速化越困難這一問題。