[發明專利]半導體封裝、半導體堆疊封裝及存儲器模塊

有效

• 申請號: 201680042425.6
• 申請日: 2016-08-01
• 公開（公告）號: CN108140636B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 宋永僖;李赫;宋基洪;鄭準熙;尹圣植
• 申請（專利權）人: 宋永僖;李赫;宋基洪;鄭準熙
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L25/07;H01L23/495;H01L23/28;H01L23/488;H01L23/00;H01L25/11
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 楊貝貝;臧建明

本發明的半導體封裝包括：集成基板；底部芯片堆疊，安裝在所述集成基板上，以芯片上芯片方式層疊有多個存儲器半導體管芯，以負責整個存儲器容量的一部分；至少一個頂部芯片堆疊，安裝在所述底部芯片堆疊上，層疊有多個存儲器半導體管芯，以負責整個存儲器容量的剩余部分；集成電線，用于使所述底部芯片堆疊與所述頂部芯片堆疊電連接；及集成保護部件，用于密封所述集成電線。

技術領域

本發明涉及在邊緣(edge)包括側墊(side pad)的封裝基板、芯片堆疊、半導體封裝及存儲器模塊，更具體而言，涉及根據固態硬盤(SSD)標準化的趨勢，即使封裝薄型化并小型化，也需要提供高容量超高速服務，最適合于此的LGA型NAND快閃存儲器半導體封裝得以實現，且即使未來所需的存儲器容量翻倍，也使用分開的芯片堆疊來進行一次封裝，并且使用LGA封裝基板側面的側墊來以引線鍵合各個基板的方式對多個多種存儲器芯片堆疊進行集成封裝，從而，即使使用相同的面積也能夠滿足薄型化和小型化的需求的半導體封裝。

背景技術

近年來，隨著電子產品功能的增加，尺寸越來越小，從而需要在同一面積安裝更多的半導體。因此，僅通過簡單的芯片堆疊技術或封裝堆疊技術無法滿足最近電子便攜式裝置的小型化以及移動產品的各種功能。

圖1為示出根據現有技術的16段多芯片封裝的構成的側面圖。

參照圖1，在現有半導體NAND快閃存儲器封裝10中層疊一個或更多管芯14。但是，如果考慮批量生產，則可層疊管芯14的數量受到很大限制。這成為在實現高容量半導體NAND閃存中的容量限制的原因。

盡管如此，如果考慮到高容量存儲器的趨勢形成16段堆疊，則從基板12的距離較遠的上管芯14的電特性劣化，導致收率降低，且在整體上焊線16的長度變長。

另一方面，為了改善收率降低，已經引入了封裝疊加(Package on Package)技術。

圖2為示出根據現有技術的BGA封裝疊加構成的側面圖。

參照圖2，PoP封裝20通過球柵陣列(BGA)連接封裝相互之間，因此，由于焊球22而無法實現SSD的薄型化和小型化的需求。

發明內容

發明要解決的問題

因此，本發明為了解決如上所述的現有技術的問題而提出，本發明的目的在于，提供能夠實現高容量化和超薄型化的需求的半導體封裝。

本發明的另一目的在于，在垂直排列有存儲器半導體管芯的半導體封裝中，即使存儲器容量增加，封裝高度也可以最小化且保持電特性的半導體封裝。

用于解決問題的方案

為達到上述目的，根據本發明的一個特征，本發明的半導體封裝包括：集成基板；底部芯片堆疊，安裝在所述集成基板上，以芯片上芯片方式層疊有多個存儲器半導體管芯，以負責整個存儲器容量的一部分；至少一個頂部芯片堆疊，安裝在所述底部芯片堆疊上，層疊有多個存儲器半導體管芯，以負責整個存儲器容量的剩余部分；集成電線，用于使所述底部芯片堆疊與所述頂部芯片堆疊電連接；及集成保護部件，用于密封所述集成電線。

根據本發明的另一個特征，本發明的芯片堆疊包括：基板，在上面印刷基板墊和側墊；多芯片封裝類型的多個存儲器半導體管芯；連接部件，用于使所述存儲器半導體管芯電連接；及底部保護部件，用于覆蓋所述半導體管芯和所述連接部件全部及所述基板的一部分。

根據本發明的再一特征，本發明的封裝基板包括：絕緣PCB主體；上布線圖案，在所述印刷電路板主體的上面內側印刷基板墊，而在上面邊緣印刷側墊；及再布線圖案，用于在所述PCB主體內部使所述基板墊與所述側墊電連接。

本發明的一種半導體堆疊封裝，包括：集成基板；底部封裝，附著于所述集成基板上；頂部封裝，通過接合部件層疊在所述底部封裝上；集成電線，用于使所述底部封裝與所述頂部封裝電連接；以及集成保護部件，用于密封所述集成電線。