[發明專利]具有有效的存儲器訪問的處理器

有效

• 申請號: 201680038559.0
• 申請日: 2016-07-04
• 公開（公告）號: CN107710153B
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 諾姆·米茲拉希;喬納森·弗里德曼
• 申請（專利權）人: 森蒂彼得塞米有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/34
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 周靖;楊明釗

一種方法包括：在處理器(20)中處理包括存儲器訪問指令的程序代碼，其中存儲器訪問指令中的至少一些包括符號表達式，其根據一個或更多個寄存器名稱來指定外部存儲器(41)中的存儲器地址。基于在符號表達式中指定的存儲器地址的相應格式來識別在由存儲器訪問指令中的兩個或更多個訪問的存儲器地址之間的關系?；谒R別的關系來分配從處理器中的內部存儲器(50)供應的存儲器訪問指令的至少一個的結果。

發明領域

本發明大體上涉及微處理器設計，且特別是用于微處理器中的有效存儲器訪問的方法和系統。

發明背景

限制微處理器中的代碼的并行化的主要瓶頸之一是在存儲器訪問指令之間的依賴性。已經提出了各種技術來改善包括存儲器訪問的代碼的并行化性能。例如，Tyson和Austin在通過引用并入本文的“Memory Renaming:Fast,Early and Accurate Processingof Memory Communication”(International Journal of Parallel Programming，第27卷，第5期，1999年)中提出了被稱為“存儲器重命名”的技術。存儲器重命名是應用寄存器訪問技術來加載和存儲指令以加快存儲器流量的處理的處理器流水線的修改。該方法通過在流水線中早期預測存儲器通信并然后將通信重新映射到快速物理寄存器來工作。

發明概述

本文描述的本發明的實施方式提供了一種方法，其包括在處理器中處理包括存儲器訪問指令的程序代碼，其中存儲器訪問指令中的至少一些包括根據一個或更多個寄存器名稱來指定在外部存儲器中的存儲器地址的符號表達式?；谠诜柋磉_式中指定的存儲器地址的相應格式來識別在由兩個或更多個存儲器訪問指令訪問的存儲器地址之間的關系?；谒R別的關系來分配從處理器中的內部存儲器供應的存儲器訪問指令中的至少一個的結果。

在一些實施方式中，識別在存儲器地址之間的關系與存儲器地址的實際數值無關。在實施方式中，識別在存儲器地址之間的關系在存儲器地址的實際數值未被定義的時間點處執行。在所公開的實施方式中，由處理器的流水線中的給定流水線級來執行識別關系，并且在位于流水線中的比給定流水線級更晚的另一流水線級中計算存儲器地址的實際數值。

在一些實施方式中，識別所述關系包括在程序代碼中搜索使用相同符號表達式來指定存儲器地址的存儲器訪問指令。在實施方式中，識別關系包括在程序代碼中搜索使用涉及相同存儲器地址的不同的符號表達式來指定存儲器地址的存儲器訪問指令。在另一個實施方式中，分配存儲器訪問指令中的至少一個的結果由處理器的流水線中的解碼單元或重命名單元執行。

在一些實施方式中，分配從內部存儲器供應的結果還包括在外部存儲器中執行存儲器訪問指令，并且驗證在外部存儲器中執行的存儲器訪問指令的結果與從內部存儲器分配給存儲器訪問指令的結果匹配。在實施方式中，驗證結果包括將在外部存儲器中執行的存儲器訪問指令的結果與從內部存儲器分配給存儲器訪問指令的結果進行比較。在另一個實施方式中，驗證結果包括驗證沒有介入(intervening)事件引起在外部存儲器中的結果與從內部存儲器分配的結果之間的不匹配。

在又一個實施方式中，驗證結果包括向程序代碼添加驗證結果的一個或更多個指令或微操作，或將一個或更多個現有指令或微操作修改為驗證結果的指令或微操作。在另一個實施方式中，該方法還包括在發現在外部存儲器中執行的結果與從內部存儲器供應的結果不匹配時刷新后續代碼。

在一些實施方式中，該方法還包括禁止在外部存儲器中執行存儲器訪問指令中的至少一個。在其他實施方式中，該方法還包括在多個硬件線程上的程序代碼的并行執行，包括從內部存儲器分配結果。在另一個實施方式中，處理程序代碼包括在單個硬件線程中執行程序代碼，包括從內部存儲器分配結果。

在所公開的實施方式中，識別關系包括識別在循環或函數中的存儲器訪問指令。在另一個實施方式中，在運行時間處執行識別關系。在實施方式中，至少部分地基于嵌入在程序代碼中的指示來執行識別關系。