[發明專利]處理器指令窗口中的指令塊的基于年齡的管理

有效

• 申請號: 201680036621.2
• 申請日: 2016-06-23
• 公開（公告）號: CN107810481B
• 公開（公告）日: 2021-06-18
• 發明（設計）人: D·C·伯格;A·史密斯;J·格雷
• 申請（專利權）人: 微軟技術許可有限責任公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;姚杰

一種基于指令塊的微架構中的處理器核包括控制單元，該控制單元顯式地跟蹤包括從指令高速緩存已經取回的當前塊的年齡或優先級的指令塊狀態。跟蹤的指令塊以年齡順序列表或優先級順序列表維持。當指令塊被控制單元識別為提交時，該列表被檢查匹配，并且匹配的指令塊可以被刷新而不從指令高速緩存中重新取回。如果找不到匹配，則可以基于年齡或優先級來提交和替換指令塊。這種指令狀態跟蹤通常消耗很少的開銷，并且使得指令塊能夠被重新使用并且錯誤預測的指令被跳過以提高處理器核效率。

背景技術

指令集架構(ISA)和處理器的設計者進行功率和性能折衷。例如，如果設計者選擇具有傳遞更高性能的指令的ISA，則處理器的功耗也可能更高。備選地，如果設計者選擇消耗較低功率的指令的ISA，性能可能會更低。功耗可能被綁定到在執行期間由指令使用的處理器的硬件資源量，例如算術邏輯單元(ALU)、高速緩存線、或寄存器。大量這樣的硬件資源的使用可能以更高的功耗的代價傳遞更高的性能。備選地，少量這樣的硬件資源的使用可能以較低的性能的代價導致較低的功耗。編譯器可用于將高級代碼編譯為與ISA和處理器架構兼容的指令。

發明內容

一種基于指令塊的微架構中的處理器核包括控制單元，該控制單元顯式地跟蹤指令塊狀態，該指令塊狀態包括針對已經從指令高速緩存中取回的當前塊的年齡或優先級。跟蹤的指令塊以年齡順序或優先順序列表被維持。當指令塊被控制單元標識用于提交時，針對匹配檢查該列表，并且匹配的指令塊可以被刷新而不用從指令高速緩存中重新取回。如果匹配沒有被找到，則可以基于年齡或優先級來提交和替換指令塊。這種指令狀態跟蹤通常消耗很少的開銷，并且使得指令塊能夠被重用以提高處理器核效率。控制單元不是像傳統的重新排序或循環緩沖區那樣基于它們的動態年齡嚴格地來處理指令塊，而是實現控制流獨立性，以能夠實現指令塊被無序地處理，使得可以跳過錯誤預測的指令塊(這會以其他方式浪費處理周期)。

提供本發明內容是為了以簡化的形式介紹將在以下具體實施例部中進一步描述的一些概念的選擇。本發明內容并不旨在標識要求保護的主題的關鍵特征或必要特征，也不旨在用作確定所要求保護的主題的范圍的輔助手段。此外，要求保護的主題不限于解決本公開的任意部分中提到的任意或全部缺點的實現。

附圖說明

圖1示出其中編譯器提供在包括多個處理器核的架構上運行的編碼指令的示意性計算環境；

圖2是示例性處理器核的示意性微架構的框圖；

圖3示出了塊頭部的示意性布置；以及

圖4-15是示意性方法的流程圖。

相同的附圖標記指示附圖中的相同的元件。

除非另有說明，元件不是按比例繪制的。

具體實施方式

圖1示出了示意性計算環境100，指令塊的當前基于年齡的管理可以與該計算環境100一起被利用。該環境包括編譯器105，該編譯器可用于從程序115生成編碼的機器可執行指令110。指令110可由處理器架構120處理，處理器架構120被配置為處理包含例如在4和128個指令之間的可變大小的指令塊。

處理器架構120通常包括在分區塊的配置中由片上網絡(未示出)互連并還與一個或多個2級(L2)高速緩存(代表性地由附圖標記130指示)互操作的多個處理器核(代表性地由附圖標記125指示)。盡管核和高速緩存的數量和結構可以根據實現而變化，但是應該注意，物理核可以在程序115的運行時期間在被稱為“組成”的過程中被一起合并到一個或多個更大的邏輯處理器中，其使得更多的處理能力用于程序執行。備選地，當程序執行支持適當的線程級并行性時，核125在被稱為“分解”的進程中可以被拆分以獨立工作并執行來自獨立線程的指令。